[ATF]-中断配置:SCR.FIQ/SCR.IRQ的配置详解

已于 2025-04-25 10:35:19 修改
阅读量3.7k 收藏 3
点赞数
分类专栏： ARMv8/ARMv9架构从入门到精通 ARM-TEE-Android 文章标签： GIC 中断 trustzone ATF optee
于 2020-10-21 20:45:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42135087/article/details/109209276
版权
本文介绍了ARMv8架构中，如何配置SCR.FIQ和SCR.IRQ比特位以决定中断是否目标于EL3。当SCR.IRQ或SCR.FIQ为0时，中断不会到达EL3；为1则会。在Linux+Optee双系统环境下，这些配置通常在ATF中进行，通过函数注册响应Secure中断的机制，如设置SCR.FIQ=1，使FIQ中断目标于EL3。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

了解本专栏 订阅专栏 解锁全文
中断配置:SCR.FIQ/SCR.IRQ的配置详解
baron-周贺贺-代码改变世界ctw
02-02 97
那么SCR.FIQ/SCR.IRQ是在哪里配置的呢? 因为SCR只有SCR_EL3寄存器，只能在EL3级别操作. 在linux+optee的双系统环境下，SCR_EL3的IRQ和FIQ的比特位是在ATF中完成的，ATF对这部分配置的代码进行了封装， 如下代码所示，注册了一个cpu执行在non-secure时来响应一个secure中断的机制。传入的参数是INTR_TYPE_S_EL1和flag=0， 在该函数的底层，则会配置SCR.FIQ=1. 也就是说，当cpu跑在linux的时候，来了一个FIQ中断，此
MCAL中IRQ的配置系列1
dhyw12399999的博客
02-11 688
基于芯片硬件资源和模块中断，配置IRQ实现中断处理。
IRQ设置
01-12 4784
什么是IRQ （zt）=========================================================== 作者: tonykorn97(http://tonykorn97.itpub.net)发表于: 2007.01.28 17:54分类: linux 出处: http://tonykorn9
（11）ATF中断管理框架
qq_16106195的博客
01-20 1529
中断管理框架负责管理路由到 EL3 的中断，还允许 EL3 软件配置中断的路由行为。
中断配置：SCR.FIQ/SCR.IRQ的详解与示例
PixelPusher的博客
09-02 310
本文介绍了中断配置：SCR.FIQ/SCR.IRQ的详解与示例。然后详细说明了SCR寄存器中的FIQ和IRQ位的配置方法，并给出了相应的源代码示例。嵌入式系统中，中断是一种重要的机制，用于提高处理器的响应能力和系统的可靠性。本文将详细解释SCR.FIQ和SCR.IRQ的配置，并提供相应的源代码示例。上述中断处理程序首先将寄存器状态压入栈中，然后执行中断处理的逻辑，最后恢复寄存器状态并返回原来的执行位置。通过上述代码，我们将FIQ位设置为1，IRQ位清零，从而实现了FIQ中断使能，IRQ中断禁用的配置。
[答疑]-中断流程举例:在REE(SCR.FIQ=1)侧时产生了FIQ，跳转到EL3后做了哪些事情？
baron-周贺贺-代码改变世界ctw
12-27 2532
图中第1步骤中，给REE的SCR.FIQ=1, 在normal EL0/EL1或EL3时来了一个secure group1的中断，该中断将会被标记为FIQ，target到EL3，然后在EL3的软件逻辑，会将CPU切换到TEE进行处理… 以上的流程，最近又被小伙伴们问起，那么我们贴下相关文档和代码看下吧。 中断为何被标记FIQ？ 看gicv3的官方文档，可知当cpu处于non-secure EL0/1/2时，来了一个secure group1中断，该中断将被标记为FIQ；当cpu处于EL3时，来了一个sec
40-armv8/armv9中断系列详解-中断示例展示(不含虚拟化部分)
baron-周贺贺-代码改变世界ctw
04-21 1267
armv8, armv9, gic,gicv2,gicv3,异常, 中断，irq,fiq,serror,sync，同步异常，异步异常，向量表，向量表基地址，VBAR，vbar_el3，中断嵌套，中断级联，Linux Kernel，optee,ATF,TF-A,optee,hypervisor, SPM
ATF：givc3的中断路由机制
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-12 693
（1）若将FIQ位配置为0，且当前执行状态低于EL3时，则FIQ不会被路由到EL3，而路由到第一个可以处理该中断的异常等级FEL（2）若将FIQ配置为1，则运行于任何执行状态时，FIQ都会被路由到EL3而irq的配置方式与fiq类似。
中断配置：SCR.FIQ/SCR.IRQ的详细配置解析
CodeSageX的博客
09-03 229
在嵌入式系统中，ARM体系结构的处理器广泛应用，其中包括一些特殊寄存器，如SCR（System Control Register），它允许配置中断。本文将详细解析SCR.FIQ和SCR.IRQ的配置，并提供相应的源代码示例。本文详细解析了嵌入式系统中的中断配置，特别是SCR.FIQ和SCR.IRQ的配置。通过设置SCR寄存器中的相应位，我们可以使FIQ和IRQ中断可用。请注意，此示例代码仅演示了中断配置的基本原理，实际上，您可能还需要设置其他相关寄存器和中断处理程序来处理具体的中断事件。
STM32CubeMX(13)——SPI时序读写RFID-RC522
lzzzzzzm的博客
09-18 1万+
STM32 Cubemax(十三) ——SPI时序读写RFID-RC522 目录 STM32 Cubemax(十三) ——SPI时序读写RFID-RC522 前言 一、SPI时序通信 二、模块接线 三.Cubemax配置 四.核心代码 延时函数 写RC522寄存器 读RC522寄存器 复位RC522 使用代码 1.复位 2.寻卡并得到其序列号 总结 前言 用RFID来学习一下SPI，本次实验使用的是如下这款，在某宝随便搜索RC522即可。 整篇文章较长，手把手从说明.
STM32智能门锁学习二，RFID刷卡解锁
qq_61870465的博客
07-02 6239
目录效果如图：cube配置：代码部分：个人认为，这个比之前的按键解锁和蓝牙好玩哈哈哈哈==首先，这个模块叫做RFID RC522射频模块，上面一共有8个引脚，其中IRQ引脚保持悬空即可，我们只需要接另外7个引脚。SDA引脚为数据接口，SCK引脚为时钟接口，MOSI引脚为SPI接口主出从入，MISO引脚为SPI接口主入从出，GND接地，RST为复位信号，3.3V接单片机3.3V。...
STM32——NFC门禁模块（RC522）
最新发布
2401_85012504的博客
05-16 1414
既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上物联网嵌入式知识点，真正体系化！由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、电子书籍、讲解视频，并且后续会持续更新需要这些体系化资料的朋友，可以加我V获取：vip1024c （备注嵌入式）如果你需要这些资料，可以戳这里获取 } //三目运算符true取前面那个 #define RS522_RST(N) HAL_GPIO_WritePin(RC522_RS
ARM系统中9种中断响应步骤记录
jianjian的博客
07-31 2924
看了贺贺老师的大系统中断的9种示例文档，理解整个ARM在安全和非安全模式中对各种中断的响应流程,cpu在不同执行环境（3种）来了不同中断（3种），cpu在这九种情况下中断响应流程的详细解析
ATF：givc3的中断初始化配置流程
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-12 592
前段时间不是在整gicv2吗？这个确实太老了。资料很少，但是gicv3的蛮多的，这里找到了一篇关于gicv3的中断的blog，我们一起来学习一下，相信通过前辈的文章一定有所收获，核心内存的内容链接我放在了文末。ATF在bl31中提供了以及GICv3相关的电源管理功能，由于电源管理功能与中断处理流程关联不大，在本文中不做详细分析。下图为bl31中，其中平台相关部分代码都以arm common plat为例，如主要实现了distributor、redistributor和cpu interface。
ATF：Gicv源码解读系列-gicv2_secure_ppi_sgi_setup_props
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-10 193
配置安全G0 SGI和PPI的属性。
（12）ATF BL31中断
qq_16106195的博客
02-22 1506
系统在运行过程中的任何阶段，都有可能产生中断。在Armv8架构系统中，TEE-OS运行在安全世界的EL1，Rich-OS运行在非安全世界的EL1，而BL31则运行于EL3。想实现各种中断在三种状态下被处理的统一性和正确性，就需要确保各种状态下中断向量表以及GIC的正确配置。在ATF的BL31阶段启用了中断，BL31主要完成了GIC驱动初始化，中断注册，中断处理，中断路由配置等功能。
ARMv8/GICv3中断路由
Hacker
03-23 5111
文章目录ARMv8 IRQ/FIQ/SError路由流程图中断分组中断路由实例GICD_CTLR.DS=1, 假设中断A配置成Group 0，即中断A为FIQGICD_CTLR.DS=1, 假设中断A配置成Group 1，即中断A为IRQGICD_CTRL.DS=0, 假设中断A配置成`Non-secure Group 1`GICD_CTRL.DS=0, 假设中断A配置成`Secure Group 1`GICD_CTRL.DS=0, 假设中断A配置成`Group 0` ARMv8 IRQ/FIQ/SEr.
RC522模块学习
热门推荐
hbzdsXCV的博客
12-01 5万+
RC522模块学习，工作原理，模拟spi通信，读写卡程序
ARM 中断--IRQ and FIQ配置--外部配置
Mce_19的博客
11-25 4818
中断分为外部中断和定时器中断； 中断源都是有一个触发条件，条件满足就会产生中断。不同的中断源触发条件不一样 ARM中中断分为两种：FIQ(fast interrupt request)快速中断请求，IRQ(interrupt requrest)一般的中断请求 为什么FIQ比IRQ的中断响应更快？ 在ARM体系中，FIQ的优先级比IRQ高，FIQ优先级为3，IRQ优先级为4，FIQ和IR
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Arm精选

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值