ARMv8/ARMv9:深入理解MPIDR_EL1寄存器中的affinity

已于 2024-05-23 13:40:59 修改
阅读量2.1k 收藏 4
点赞数
分类专栏： ARMv8/ARMv9架构从入门到精通 ARM-TEE-Android 文章标签： mpidr armv8 armv9 多核 多线程
于 2023-01-03 20:20:58 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42135087/article/details/128538609
版权
ARM-TEE-Android 同时被 2 个专栏收录
496 篇文章 266 订阅 ¥199.90 ¥299.90
订阅专栏
ARMv8/ARMv9架构从入门到精通
314 篇文章 388 订阅 ¥99.90 ¥299.90
订阅专栏
本文详细介绍了ARMv8/ARMv9架构中MPIDR_EL1寄存器的作用、属性和各个域的含义。在多处理器系统中，MPIDR_EL1用于识别处理器元素。关键点包括：aff0标识线程，aff1标识CPU在簇中的位置，aff2/aff3标识系统中的簇。了解这些信息对于理解和调试多核系统至关重要。
摘要由CSDN通过智能技术生成
了解本专栏 订阅专栏 解锁全文
代码改变世界ctw
关注
专栏目录
订阅专栏
《Armv8/armv9架构入门指南》-【第十三章】内存排序
baron-周贺贺-代码改变世界ctw
07-10 401
如果您的代码直接与硬件或在其他内核上执行的代码交互，或者如果它直接加载或写入要执行的指令，或修改页表，您需要注意内存排序问题。如果你是应用程序开发者，硬件交互可能是通过设备驱动，与其他内核的交互是通过 Pthreads 或其他多线程 API，而与分页内存系统的交互是通过操作系统。在所有这些情况下，相关代码都会为您处理内存排序问题。但是，如果您正在编写操作系统内核或设备驱动程序，或者实现管理程序、JIT 编译器或多线程库，则必须对 ARM 体系结构的内存排序规则有一个很好的理解。您必须确保在您的代码需要显式内
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
热门推荐
baron-周贺贺-代码改变世界ctw
06-30 1万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
[经验] 深入理解MPIDR_EL1寄存器中的affinity [转]
HZero
03-26 1270
分配给MPIDR的值的域的集合{Aff2, Aff1, Aff0}在整个系统中必须是不同的。0b0 当PEs的性能关联级别最低，或者使用MPIDR_EL1.MT的PEs被设置为1时，级别0的不同值或者级别1的相同值或更高级别，是相互独立的。0b1 当PEs的性能关联级别最低，或者使用MPIDR_EL1.MT的PEs被设置为1时，级别0的不同值或者级别1的相同值或更高级别的相关性非常高。3、aff2/aff3：表示系统中的第几个cluster，这个值由SOC厂商给core的输入信号决定。
【ARM-8】MPIDR_EL1, Multiprocessor Affinity Register 多处理器关联寄存器
qijiuliushisan的博客
09-14 8844
作用： 在多处理器系统中，为调度提供一个额外的PE（process element）识别机制 属性： MPIDR_EL1是一个64位的寄存器 域值： [63:40]：Reserved, RES0. [39:32]：Affinity level 3。有关更多信息，请参阅Aff0的描述。 [31]：Reserved, RES1. [30]：U。表示一个单处理器系统，与多处理器系统中的pe0不同。这个位的可能值是: 0b0 ：处理器是多处理器系统的一部分。 0b1 ：处理器是单处理器系统的一部分。 [29:2
ARM处理器 -- ARM64 MPIDR_EL1寄存器
hello_yj的专栏
08-12 2467
本文目的在于理解MPIDR_EL1寄存器，掌握处理器亲和寄存器作用。
【ARMv8/v9 系统寄存器 5 -- CPU ID 判断寄存器 MPIDR_EL1 使用详细介绍】
CodingCos的博客
05-12 1983
ARM架构中的亲和级别提供了一种识别和区分PEs的方法。亲和级别分为多个级别，从最低的亲和级别0（Aff0），代表最接近实际硬件的级别，到可能有的更高级别，如Aff1、Aff2等。每一级别代表了PEs在系统中的不同逻辑分组。例如，亲和级别0可以用来区分一个物理处理器内的不同线程或核心，而更高的亲和级别可能代表处理器簇或整个处理器。
Arm64体系架构-MPIDR_EL1寄存器
RopenYuan的专栏
10-08 2337
CPU MIPDR的设置
《Armv8/armv9架构入门指南》-【第十四章】多核处理器
baron-周贺贺-代码改变世界ctw
07-10 638
ARMv8-A 架构为包含多个处理元素的系统提供了重要级别的支持。 ARM 多核处理器（例如 Cortex-A57MPCore 和 Cortex-A53MPCore 处理器）可以包含一到四个内核。使用 Cortex-A57 或 Cortex-A53 处理器的系统几乎总是以这种方式实现。多核处理器可能包含多个能够独立执行指令的内核，这些内核可以被视为单个单元或集群。 ARM 多核技术使集群中的四个组件内核中的任何一个都可以在不使用时关闭以节省电力，例如当设备负载较轻或处于待机模式时。当需要更高的性能时，每个处
20-armv8/armv9中断系列详解-硬件基础篇
baron-周贺贺-代码改变世界ctw
04-21 1494
armv8, armv9, gic,gicv2,gicv3,异常, 中断，irq,fiq,serror,sync，同步异常，异步异常，向量表，向量表基地址，VBAR，vbar_el3，中断嵌套，中断级联，Linux Kernel，optee,ATF,TF-A,optee,hypervisor, SPM
【ARMv8/v9 GIC 系列 5.5 -- IRQ 和 FIQ中断路由的详细介绍】
CodingCos的博客
07-06 585
在支持亲和性路由（Affinity Routing）的ARM GICv3和GICv4实现中，中断分配到FIQ（快速中断请求）和IRQ（普通中断请求）信号的机制提供了灵活的中断处理策略，进一步细化了中断的安全级别和优先级管理。通过将中断分配给不同的信号（FIQ或IRQ），ARM GICv3和GICv4为系统提供了在不同安全级别和执行状态下有效管理中断的能力。当 Group 0物理中断是当前挂起的最高优先级中断，并且优先级足够时，它总是被标记为一个FIQ（快速中断请求）。
dataviz-mpidr:MPIDR的数据可视化课程
03-09
MPIDR的数据可视化课程 大纲 第1天，7月13日，星期一：基本 dataviz基本原理（） 令人印象深刻的dataviz展示 整理数据的方法 第2天，7月14日，星期二：调整 {ggplot2}简介 颜色，主题和字体 布置和导出地块 第3天，7月15日，星期三：TOOLBOX 有用的地块类型 热图，等距线，ggridges，树形图 三元图和三元颜色编码 第4天，7月16日，星期四：互动 人口金字塔 与{shiny}的互动 {gganimate}的动画 第5天，7月17日，星期五：MAPS 地图投影的基础知识（） {sf} –＃rspatial， geom_sf的游戏规则改变geom_sf 有用的空间处理技巧 使用{eurostat}映射欧洲 链接提交作业 令人印象深刻的dataviz- ://bit.ly/dv-mpidr-cool（第1天） 糟糕的dataviz- :
Linux多核编程
06-18
Linux 多核 编程 基于linux 实现了多线程 并行计算（实验二 Linux多线程编程）
CPU Affinity (CPU亲合力)
JeffYang2016的博客
03-16 1306
在Linux下进行多核编程的时候，通常要设置CPU的亲和力(Affinity)。下面通过讲解sched_setaffinity()和sched_getaffinity()函数以及CPU_ZERO()、CPU_SET()、CPU_CLR()、CPU_ISSET()对CPU的亲和力进行分析。
arm linux cpu亲和性（affinity）
a5183liu的博客
07-10 1095
1. 什么是cpu亲和性（affinity） CPU的亲和性，就是进程要在指定的 CPU 上尽量长时间地运行而不被迁移到其他处理器；简单点的描述就是将指定的进程或线程绑定到相应的cpu上。 在多核运行的机器上，每个CPU本身自己会有缓存，缓存着进程使用的信息，而进程可能会被OS调度到其他CPU上，CPU cache命中率就低了，当绑定CPU后，程序就会一直在指定的cpu跑，不会由操作系统调度到其他CPU上，性能有一定的提高。 2. 调试思路 本次...
ARM架构（二）—— arm v7-a/v8/v9寄存器介绍
最新发布
graceyun的博客
07-18 2558
ARM寄存器总览
Cortex-R52:Affinity分析
认真搞搞汽车MCU
08-14 780
在阅读R52的TRM时，有一个寄存器引起了我注意，MPIDR(Multiprocessor Affinity Register)，之前比较少接触ARM核的片子，所以对这个确实有点不清楚，从字面意思看，叫多核亲和度寄存器。好奇怪，亲和度具体指啥？我们来看看。
【ARMv8 异常模型入门及渐进 2 -- ARMv8/v9 寄存器 (SCR_ELn | ELR_ELn | ESR_ELn | CTR | HCR_ELn ... 详细介绍】
CodingCos的博客
11-14 3891
ARM8v-A提供了31个通用寄存器，分别是X0-X30。还有SP、PC、XZR等寄存器, 每个寄存器是64bits，可以在任何 Exception Level访问。表1-3因为ARMv8-A为了兼容32位应用程序，所以放ARMv8-A中运行32位应用程序的时候，会时候 W0-W30 寄存器。只使用其中的低32位。下面详细介绍写这些通用寄存器(X0-X7用于参数传递;X9-X15在子函数中使用这些寄存器时，直接使用即可, 无需save/restore. 在汇编代码中x9-x15出现的频率极低,
震撼！新的Armv9虚拟内存架构：128位系统寄存器、128位页表项、56位物理地址
baron-周贺贺-代码改变世界ctw
04-17 264
在很早很早之前，就听说了128位的page descriptor，即128位的页表项。当时就很好奇，那MMU构建页表的代码岂不是都得重写？好多原理机制都要变？在Armv9中，在实现了FEAT_D128 feature的版本中，MMU支持128位的页表描述符，也就意味着，每一个页表项都是128位的，页表基地址寄存器也是128位的了。以下为大家摘出了细节。
基于ARM9的汇编寄存器加载/存储指令
small_is_powerful , small_is_beautiful
04-26 1073
load ：加载 store：存储 什么是加载？什么是存储？ 如下图： 加载是数据从存储器到CPU内的寄存器； 存储是从CPU寄存器到存储器； 3中基本数据加载与存储指令 一. 单寄存器加载与存储指令 二. 多寄存器加载与存储指令 三. 单寄存器交换指令
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

代码改变世界ctw

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值