【ARMv8/v9 系统寄存器 5 -- CPU ID 判断寄存器 MPIDR_EL1 使用详细介绍】


在这里插入图片描述
在ARMv8-A架构中, MPIDR_EL1寄存器是一个非常重要的系统寄存器,它提供了关于处理器在其物理和逻辑配置中的位置的信息。这个寄存器的内容对于多核处理器系统或者多处理器系统中核的标识尤为重要。在ARMv9架构中, MPIDR_EL1寄存器的基本用途和含义与ARMv8相似,但ARMv9可能引入了新特性。

寄存器名称: MPIDR_EL1

  • 全称:Multiprocessor Affinity Register
  • 特权级别:EL1
  • 用途:提供了物理CPU核心的唯一标识符。
  • 在这里插入图片描述

寄存器结构:

ARMv8和ARMv9中MPIDR_EL1的位[63:0]被定义如下:

  • [63:40]:保留(RES0)
  • [39:32]:多芯片系统中的亲和级别3(Aff3),用于标识芯片,Aff3 在 AArch32 中不支持。
  • [31]:保留(RES0)。
  • [30]:用来区分处理器是属于单处理器系统还是多处理器系统。这一位为软件提供了一个快速的机制来识别当前的处理器配置,这对于操作系统和其他底层软件在启动或运行期间进行优化和决策非常重要。
    • 0b0:表示处理器是多处理器系统的一部分。在这种配置下,系统中存在多个处理核心,它们可以独立执行指令流,同时共享某些资源,如内存。操作系统和应用程序可以利用这些额外的核心来实现并行处理,从而提高性能。
    • 0b1:表示处理器是单处理器系统的一部分。这意味着系统中只有一个处理核心,它负责执行所有的指令流。单处理器系统可能因其简化的设计和资源共享需求较少而在某些用途下更为高效。
  • [29:25]:保留(RES0)。
  • [24]:提供了关于最低亲和级别(Affinity Level 0,或Aff0)的处理元素(PEs,即处理器核心或线程)如何被实现的信息。特别是,它指示这些PEs是否采用了某种形式的多线程实现方法。这一位的含义与PEs之间性能的相互依赖程度相关。
    • 0b0:表示具有不同亲和级别0值的PEs(在相同的亲和级别1及更高级别下)的性能主要是独立的。这意味着,这些PEs可以被视为相对独立的执行单元,它们的性能不会由于其他PEs的活动而显著受到影响。在没有采用多线程的实现中,这是常见的情况。
    • 0b1:表示具有不同亲和级别0值的PEs(在相同的亲和级别1及更高级别下)的性能高度相互依赖。这表明这些PEs可能共享某些关键资源,如执行单元、缓存或其他硬件资源,从而导致它们的性能受到彼此活动的影响。这种配置通常指的是采用多线程或其他形式的并行性,其中单个物理PE通过以某种方式共享其资源来支持多个逻辑PE。
  • [23:16]:亲和级别2(Aff2),在一个簇中,用于标识处理器组或子簇,也就是用于表示当前处于哪个cluster,但是在DSU-120架构中一般只有一个cluster,所以该域的值一读出来都是0.
  • [15:8]:亲和级别0(Aff0),用于标识处理器组或子簇中的特定处理器, 通常用来表示CORE ID 使用。
  • [7:0]:这是确定处理元素(PE,即处理器核心或线程)行为的最重要的亲和级别,Aff0通常用于标识单个处理核心或线程。这是最低的亲和级别,代表最接近实际硬件的级别。

主要功能和用途

  1. 核心标识MPIDR_EL1寄存器中的亲和级别(Affinity levels)提供了一种机制,用于在多核系统中唯一标识每个处理器。这对于实现CPU核心间通信和管理是至关重要的。
  2. 系统拓扑识别:通过识别不同的亲和级别,软件可以理解和管理系统的拓扑结构,包括处理器的分组、簇的组织以及多芯片系统的布局。
  3. 调度和管理:操作系统调度器可以利用MPIDR_EL1中的信息来做出更加明智的调度决策,比如基于亲和性的任务调度,以优化性能和能效。
  4. 中断处理:在中断控制器配置和中断处理方面,MPIDR_EL1提供的核心标识信息可以用来实现更高效的中断分发策略。

亲和级别(Affinity Levels)简介

ARM架构中的亲和级别提供了一种识别和区分PEs的方法。亲和级别分为多个级别,从最低的亲和级别0(Aff0),代表最接近实际硬件的级别,到可能有的更高级别,如Aff1、Aff2等。每一级别代表了PEs在系统中的不同逻辑分组。例如,亲和级别0可以用来区分一个物理处理器内的不同线程或核心,而更高的亲和级别可能代表处理器簇或整个处理器。

CORE ID 获取函数

例如可以通过下面代码获取当前core的ID 是多少。

func get_mpidr_el1
    STP X29, X30, [SP, #-16]!
    MOV X29, SP
	MRS X0, MPIDR_EL1
    LDP X29, X30, [SP], #16
	RET
endfunc get_mpidr_el1

测试代码
当前代码中只运行 core0,通过读取 寄存器 MPIDR_EL1获取 CORE ID 确定是否可以上文描述一致:

void coreid_get_test(void)
{
        uint64_t val, coreid, cluster;

        val = get_mpidr_el1();

        log_info("mpidr_el1:0x%llx\n", val);

        cluster = GET_BITS(val, 16, 8);
        coreid = GET_BITS(val, 8, 8);

        log_info("Now cpu%d is runing in cluster%d\n", coreid, cluster);
}

测试结果:
在这里插入图片描述

关于上文代码中宏 GET_BITS 的实现见专栏:嵌入式 C 常用算法及函数

### MPSOC SGI中断处理方法及配置 #### 初始化全局中断控制器(GIC) 为了在MPSOC平台上实现SGI (Software Generated Interrupts) 中断功能,首先需要初始化GIC。这一步骤确保了整个系统能够接收并响应来自软件触发的中断信号[^2]。 ```c #include "xil_exception.h" #include "xpseudo_asm.h" // GIC实例声明 XScuGic IntcInstance; int InitInterruptSystem(XScuGic *IntcInstancePtr, XScuGic_Config *ConfigPtr){ int Status; // 配置GIC Status = XScuGic_CfgInitialize(IntcInstancePtr, ConfigPtr, ConfigPtr->CpuBaseAddress); if (Status != XST_SUCCESS) { return XST_FAILURE; } // 注册处理器异常表项 Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT, (Xil_ExceptionHandler)XScuGic_InterruptHandler, (void *)IntcInstancePtr); // 启用CPU上的中断 Xil_ExceptionEnable(); } ``` #### 设置SGI目标列表 对于SGI而言,不同于硬件产生的物理中断,其可以通过编程方式指定哪些CPU核心会接收到该中断请求。此过程涉及设置特定寄存器来定义目标CPU掩码。 ```assembly mrs x0, MPIDR_EL1 // 获取当前处理器身份识别符(MPIDR) and x0, x0, #0xFF // 提取Affinity Level 0部分作为CPU ID orr x1, xzr, #(1 << x0)// 创建对应于单个CPU的目标位图 msr ICH_VTR_EL2, x1 // 将目标位图写入ICH_VTR_EL2寄存器 ``` #### 发送SGI指令 当准备好发送SGI时,需向`ICH_HCR`寄存器写入适当值以激活所需类型的SGI,并通过操作`ICH_SGI0R`至`ICH_SGI7R`之间的一个或多个寄存器来指明具体哪个SGI编号以及它应该被送往哪台或多台CPU上执行。 ```c #define SGI_NUM 0 // 定义要发出的SGI号码(范围为0~15) #define TARGET_CPU_MASK 0b0001 // 设定目的CPU掩码 void SendSgi(int sgiNumber, unsigned long targetMask){ asm volatile( "mov x0, %0\n\t" // 加载SGI数目到x0 "movk x0, %1, lsl #8\n\t" // 添加目标CPU掩码 "str x0, [x1]\n\t" // 存储组合后的参数到SGI寄存器 : : "r"(sgiNumber), "r"(targetMask), "r"(PERIPH_BASE + 0x4F00 + ((sgiNumber & 0xF) << 2)) : "memory", "cc"); } SendSgi(SGI_NUM, TARGET_CPU_MASK); // 调用函数发送SGI ``` #### 处理SGI中断服务程序(ISR) 最后,在应用程序层面还需编写专门用于处理SGI事件的服务例程。每当发生由上述代码片段所引发的SGI时,操作系统将会调用这个ISR来进行进一步的动作。 ```c static void MySgiIsr(void *CallBackRef){ printf("Received Software Generated Interrupt!\n\r"); // 清除挂起状态标志... } ```
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值