音频ADC（ES7243）的调试总结 ES7243是一颗2路ADC（MIC）音频模数转换IC，一款高性能立体声音频模数转换器。最高支持24bit 200kHz采样率，可应用于麦克风阵列，音响，数字电视，音频接口，音频接收器等场合。项目需要实现2路MIC信号采集输入到FPGA系统进行处理，本文对调试的过程以及遇到的问题做一个记录。
基于Verilog的位宽计算函数clogb2 在实际的代码开发过程中，部分数据使用参数化，随着参数的改变，数据位宽也会随之改变，每次手动去修改信号匹配位宽很麻烦，可以采用clogb2函数直接对输入的参数匹配与之相对应的位宽，这样可以节省时间，不用每次去修改。
基于Verilog的IIC接口通信设计（支持多字节地址读写） IIC（Inter-Integrated Circuit）协议是一种同步串行通信接口，它采用半双工工作模式，即在同一时间只能进行单向的数据传输。总线由两条信号线组成：一条是数据线SDA（Serial Data Line），用于传输数据；另一条是时钟线SCL（Serial Clock Line），由主设备提供时钟信号，以确保所有连接到总线的设备同步进行数据交换。
Spartan6 Mutiboot实现方法记录汇总 GMII采用8位接口数据，工作时钟125MHz，因此传输速率可达1000Mbps。SGMII：Serial GMII，串行GMII。收发各一对差分信号线，时钟频率625MHz，也同时支持以上三种速率。2、TX_ER和TX_EN复用，通过TX_CTL传送；3、RX_ER与RX_DV复用，通过RX_CTL传送；5、100 Mbit/s速率下，时钟频率为25MHz；6、10 Mbit/s速率下，时钟频率为2.5MHz。4、1 Gbit/s速率下，时钟频率为125MHz；
Lattice MachXO3系列FPGA dual boot功能实现 关于dual boot功能，其使用的场景是在线升级过程中，如果因为操作失误或者掉电等异常导致在线升级过程没有成功，导致设备重新上电无法启动。dual boot中有两个启动文件，分别为Primary boot和Golden boot两个文件，在线升级过程中会将最新的升级文件替换Primary boot文件，如果因为异常情况导致升级失败，在重新上电或者重新载入配置文件时，会启动Golden boot文件，避免了设备无法启动的问题。其中Golden boot一般设置为功能稳定、不需要经常升级的程序。
关注
