cmos电路多余输入端能否悬空_FPGA中的上拉下拉电阻以及开漏推挽输出电路

上拉、下拉电阻

STUDY

提问

Qustions

&

解答

Answers

Q

什么是上拉/下拉电阻？有什么作用？又该怎么用？

_

上拉电阻：

将一个不确定的信号通过电阻连接到高电平(VCC)，使该信号初始电平为高电平。

下拉电阻：

将一个不确定的信号通过电阻连接到低电平(GND)，使该信号的初始电平为低电平。

A

_

上拉下拉电阻如何接线？

_

上拉电阻示例2020-study

_

电阻R12将KEY1网络标识上拉到高电平，在按键S2没有按下的情况下KEY1将被钳制在高电平，从而避免了引脚悬空而引起的误动作。

_

下拉电阻示例2020-study

_

电阻R29将DIR网络标识下拉到低电平，在光耦没有导通的情况下DIR将被钳制在低电平，从而避免了引脚悬空而引起的误动作。

上拉下拉电阻的作用？

划重点

01

提高电路稳定性，避免引起误动作

上拉电阻示例中的按键如果不通过电阻上拉到高电平，那么在上电的瞬间可能就发生误动作，因为在上电瞬间FPGA芯片的引脚电平是不确定的，上拉电阻R12的存在就保证了其引脚处于高电平状态，而不会发生误动作。

划重点

02

提高输出管脚的带载能力

受其他外围电路的影响FPGA在输出高电平时能力不足，达不到VCC状态，这会影响整个系统的正常工作，上拉电阻的存在就可以使管脚的驱动能力增强。

注

带有I2C资源的FPGA中，其SCL和SDA引脚是开漏引脚，如果当作普通的GPIO来用的话，你会发现该引脚输出高电平不稳定甚至因为负载的关系都无法正常输出高电平，这时候就需要在这两个引脚上加上上拉电阻。

开漏/推挽输出

STUDY

三极管的工作原理