原创:纳兰公子 明德扬FPGA科教
本文为明德扬原创文章,转载请注明出处!
今天跟大家分享基于Xilinx K7和C5之间的光纤通信,本工程是K7例化四个速率都是3.125Gbps的光纤GTX的IP核的设置,C5例化的是两个GTX的IP核的设置,然后一个K7的板卡和两个C5的板卡连接。
一、例化K7的光纤的IP核
1、打开Vivado光纤工程。
这里我选择的是明德扬的工程,芯片型号为XC7K325tffg900-2,大家做的时候可以新建任意工程。
![10e7be660339e1d14fe41dab5bc277a6.png](https://i-blog.csdnimg.cn/blog_migrate/8c47596c71b57a32fc866cdb39e3ab4e.jpeg)
2、点击“IP Catalog”,进入IP核配置界面。
![e7f321cd6da53e251bb52340325b0382.png](https://i-blog.csdnimg.cn/blog_migrate/e530684e5786caa039e0988685863da7.jpeg)
![16e0622b3cefdfc06bef1892fa8db2fd.png](https://i-blog.csdnimg.cn/blog_migrate/c53ba5ef441a73f0d8695655674e6207.jpeg)
3、搜索“gt”,双击选择“7 Series FPGAs Transceivers Wizard”。
![c04e9f4c874d17ea961d56ec457440c4.png](https://i-blog.csdnimg.cn/blog_migrate/396f8d29445c7dee2953091b9c19c128.jpeg)
4、选择“Line Rate,RefClk Selection”页面设置
根据左下角电路图,去掉通道0的勾选,再勾选通道8到通道11,如下面两张图所示;
![c68e2aea573e9d5d5490826ef67d4c0e.png](https://i-blog.csdnimg.cn/blog_migrate/b9c93228ea9bc09d707433c6e2fd4bdf.jpeg)
![9ff092263405a0d550c28b7ecd09274b.png](https://i-blog.csdnimg.cn/blog_migrate/3b86c94efdbb08a1102326ac45fe3320.jpeg)
配置TX/RX端的时钟和速率,如下图所示。