补码减法电路的实现

我们已知以下公式：

[-Y]补=[非Y]补+1，

则：

[X]补-[Y]补=[X]补+[-Y]补=[X]补+[非Y]补+1。

下图所示电路为8位补码A7A6A5A4A3A2A1A0与B7B6B5B4B3B2B1B0之间的加减运算电路，其结果S7S6S5S4S3S2S1S0也为补码。

加减法电路是由加法电路改进得到的，在加法电路中Bi直接连接到全加器的B端上，而加减法电路在Bi与B之间加了一个异或门，异或门的另一个输入便是高电平有效的减法信号M。

即当M=1时，电路做减法运算，而当M=0时，电路做加法运算。

1与X相异或相当于给X取反，而0与X相异或相当于保持X的值不变，这就完成了由[Y]补到[非Y]补。

而最后那个+1，也可以通过直接让M接到末端全加