定点数补码加减法运算器设计

注：如果文章有很多地方不懂，请先看上一节内容。https://blog.csdn.net/qq_43355372/article/details/100065075

一，四位串行加法器的设计（基于一位全加器FA）

$$图1$$

$之后若不做说明，则X:A_3{A}_2{A}_1{A}_{0}Y:B_3{B}_2{B}_1{B}_0$

二，四位串行加减法器设计

$$图2$$在一的基础上做出如图改进，可实现加减法运算，当 p=0 时，Y值不变，根据公式$[X+Y{]}_{补}=[X{]}_{补}+[Y{]}_{补}$，实现加法运算。当 P=1时，Y相当于取反加一（别问我一是怎么来的，C₀即P），从而实现了$[Y{]}_{补}\to [-Y{]}_{补}$根据公式$[X{]}_{补}-[Y{]}_{补}=[X{]}_{补}+[-Y{]}_{补}$，实现减法运算。（发现没有，就是想办法把减法变为加法）

三，带溢出检测功能的加/减法运算器

$$图3$$

方法一：对操作数与运算结果的符号位进行检测。

$$图4$$

方法二：对最高数据位进位与符号位进行进行检测。纠正：图应是$V=C_3⨁C_4$

方法三：用变形补码。直接将S₂与S₃进行异或，为1则溢出。（由于过于简单，就不上图了）

四，带无符号数溢出检测功能的加减运算器

$$图5$$

五，串行进位

$$图6$$

由文首到此，不管是加法还是加减法混合或者溢出检测，我们都是用的串行进位，这种方法很容易理解，但是，由上图可以的例子可以发现，若S₁想得到结果，必须由上一步的FA得出进位信息才行，以此类推，到了Cout，效率肯定是不高的。那有没有方法让S₀，S₁，S₂，S₃不必得出上一步再才到下一步呢，而是同时运行呢？答案肯定是有的——并行进位。

六，并行进位

$$图7$$

因为每一个进位信息都是由参与计算的补码计算而来的，所以我们可以如图7所示把C₂，C₃，C₄用A₀,B₀,A₁,B₁…进行替换。

$$图8$$

按照图8的示例可设计出四位并行运算器。

七，多位串行与并行进位运算器

$$图9$$
四位并行加法器组成ALU。现在我们又可以将ALU用来组合。因为每个ALU为4位，所以图9就是一个16位的串行加法器（当然叫串行与并行加法器更合适，因为每个ALU都是并行进位加法器，而ALU与ALU之间是串行连接的）。

$$图10$$

$$图11$$
可以类似将FA做成四位并行加法器的方法，我们也可一将ALU做成并行加法器，图10，图11。现在，不如让我们发挥一下想象力，我们是不是也可以做出32位，甚至64位的加/减法运算器，而且溢出检测是不是也可以运用上去呢？

 

 

 

参考文献：https://www.icourse163.org/learn/HUST-1003159001?tid=1206076221#/learn/content?type=detail&id=1210645301&sm=1