计算机组成原理硬布线实验心得,计算机组成原理课程设计—硬布线控制器的设计与实现...

计算机组成原理课程设计—硬布线控制器的设计与实现

(13页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

19.90 积分

硬布硬布线线控制器的控制器的设计设计与与调试调试教学目的、任务与实验设备教学目的、任务与实验设备 教学目的教学目的熟练掌握实验 5 和硬布线控制器的组成原理与应用。复习和应用数据通路及逻辑表达式。学习运用 ISP(在系统编程)技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计调试工具的使用，体会 ISP 技术相对于传统开发技术的优点。 教学任务教学任务按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线控制器控制的模型计算机。根据设计图纸，在通用实验台上进行组装，并调试成功。在组装调试成功的基础上，整理出设计图纸和其他文件。 实验设备实验设备C1微操作控制信号结果反馈信息CnSKIPTJ·····硬布线控制器硬布线控制器(组合逻辑网络)ispLSI1032E-70LJ84ispLSI1032E-70LJ84指 令 译 码 模 块节拍电位/节拍脉冲 发生器指 令 寄 存 器W1W4T1T1启动停止时钟复位B1Bn硬布线控制器结构方框图硬布线控制器结构方框图2TEC－4 计算机组成原理实验系统一台 直流万用表一只 集成电路建议使用 ISP 芯片(一片 ispLSI1032) 。采用 ISP 器件，则需要一台 PC 机运行设计自动化软件(例如 ispEXPERT)作设计、编程和下载使用。 总体设计思路(描述指令系统，给数据通路)总体设计思路(描述指令系统，给数据通路)采用与模型计算机相同的指令系统，即 12 条机器指令。实验设计中采用该指令系统的子集：去掉中断指令后的 3 条机器指令，只保留 9 条指令。采用的数据通路和微程序控制器方案相同。 ··数据通路图和数据通路控制信号数据通路图和数据通路控制信号ALUDR1DR2 MUX1MUX2RFERM1M2S2S1 S0T4RS1、RS0WR1、WR0RD1、RD0WRD(T2)SW_BUS#LDER(T4)AR2MUX3AR1RAM数据端口指令端口CERCEL# LRW(T3)LDAR2(T2)M3LDAR1(T4) AR1_INCIARIAR_BUS#LDIARPCALU2R4MUX4LDR4(T2)M4IRLDIR(T4)C、INTQRS1、RS0控制器INSDBUSC控 制 信 号LDPC(T4)RD1、RD0WR1、WR0...LDDR2(T3)DBUSDBUSLDDR1(T3)RS_BUS#ALU_BUSSW0— SW7图4 数据通路总体图B端口A端口PC_ADDA端口B端口PC_INC3控制器的设计思路控制器的设计思路硬布线控制器能够实现控制功能，关键在于它的组合逻辑译码电路。译码电路的任务就是将一系列有关指令、时序等的输入信号，转化为一个个控制信号，输出到各执行部件中。根据硬布线控制器的基本原理，针对每个控制信号 S，可以列出它的译码函数 S = f( Im, Mi, Tk, Bj )其中 Im 是机器指令操作码译码器的输出信号，Mi 是节拍信号发生器的节拍信号，Tk 是时序信号发生器的时序信号，Bj 是状态条件判断信号。 在 TEC—4 计算机组成原理实验系统中，因为时序信号 Tk(T1—T4)已经直接 输送给数据通路，所以译码电路不需 Tk 作为输入。又因为机器指令系统比较简 单，操作码只有４位，不需要专门的操作码译码器，因此 Im 直接就是操作码， 即指令寄存器的 IR4—IR7 信号。Mi 的来源就是时序模块的节拍信号，例如 W4—W1。Bj 的信号包括： 1.来自数据通路中运算器 ALU 的进位信号 C； 2.来自控制台的开关信号 SWC、SWB、SWA； 3.其他信号。 其中 C、SWC、SWA 和 SWB 信号在微程序控制器中同样存在，不用加以解释。由 于硬布线控制器设计和微程序控制器设计的不同需求和特点以及控制器的设计 方案的不同，可能需要其他信号，也可能不需要其他信号，根据设计方案而定。每个控制信号的函数式都是上述输入信号的逻辑表达式，因此可以用各种组合 逻辑构造电路网络，实现这些表达式的逻辑功能。理论上，只要对所有控制信 号都设计出译码函数，这个硬布线控制器的方案也就得到了。根据要求，列出所需的控制台指令和机器指令根据要求，列出所需的控制台指令和机器指令指令格式指令格式控制台指控制台指 令名称令名称指令功能指令功能 SWCSWBSWAKRR读寄存器堆方式100KRD读双端口存储器方式001KWE写双端口存储器方式010KLD加载寄存器堆方式011PR启动程序方式000机器指令机器指令 名称名称助记符助记符指令功能指令功能指令格式指令格式4R7R6R5R4R3R2R1R0加 法ADD Rd,Rs Rd+Rs->Rd0000RS1RS0RD1RD0减 法SUB Rd,Rs Rd-Rs->Rd0001RS1RS0RD1RD0乘 法MUL Rd,RsRd*Rs->Rd0010RS1RS0RD1RD0逻辑与AND Rd,RsRd IR7, IR6, IR5, IR4 PIN 6..9; MF,T1, W1,W2,W3,W4, C,CLR PIN 10..17; “输出管脚 ALU_BUS, AR1_INC, CEL, CER, LDAR1, LDAR2, LDDR1, LDDR2, LDER, LDIR, LDPC, LDR4,LRW PIN 29..41; PC_INC,PC_ADD,RS_BUS,SW_BUS, WRD, SKIP, TJ, M1,M2,M3,M4,S0,S1,S2 PIN 45..58; “自定义 MF1,SSTO NODE ISTYPE 'COM'; RUN,ST NODE ISTYPE 'REG'; tKRR,tKRD,tKWE,tKLD,tPR NODE ISTYPE 'COM'; KRR1,KRD1,KWE1,KLD1,PR1,KRR2,KRD2,KWE2,KLD2,PR2 NODE ISTYPE 'COM'; ADD,SUB,MUL,AND,LDA,STA,JMP,JC,STP NODE ISTYPE 'COM'; CLK=.C.; EQUATIONS MF1=!CLR RUN:=CLR; RUN.CLK=MF1; ST:=CLR ST.CLK=MF1; SSTO=!ST “指令译码部分 tKRR=SWC tKRD=!SWC tKWE=!SWC tKLD=!SWC tPR=!SWC KRR1=!ST KRR2=ST KRD1=!ST KRD2=ST KWE1=!ST KWE2=ST KLD1=!ST KLD2=ST PR1=!ST PR2=ST ADD=PR2 SUB=PR212MUL=PR2 AND=PR2 LDA=PR2 STA=PR2 JMP=PR2JC=PR2 STP=PR2 “数据通路管脚译码 ALU_BUS=(ADD#SUB#MUL#AND) AR1_INC=(KRD2#KWE2) CEL=!((KRD2#KWE2#KLD2#KRR2) CER=(KLD2#KRR2) LDAR1=W4 LDAR2=W4 LDDR1=W2 LDDR2=LDDR1#(W2 LDER=W3 LDIR=CER; LDPC=W4 LDR4=LDPC; LRW=W1 M1=!LDDR1; M2=!LDDR2; M3=W4 M4=W4 PC_INC=W1 PC_ADD=W4 RS_BUS=!(W2 SW_BUS=!(W1 S0=SUB#STA; S1=ADD#SUB; S2=MUL; SKIP=W1 TJ=W1 WRD=W4END对程序进行编译，无误后下载到芯片。 连线，调试，验收 连线按照 ABEL 程序里面对管脚的定义连线寄存器和内存单元内容：寄存器和内存单元内容：寄存器寄存器存入内容存入内容内存单元内存单元存入内容存入内容13R260H60H24H R361H61H83H计算结果：计算结果： 内存单元内存单元内容内容60H24H 61H83H R00A7H 个人感想个人感想 实验开始就很考验我们的细心与操作，实验 5 的连线很多，虽然能够可以轻松 的连出数据通路，但是在读寄存器还有读存储器时候很容易忽略一些细节。尤 其是寄存器的编号设置很容易忘记怎么设，导致实验进入误区，读不出来正确 的数据。 编程我们是通过参考网上的程序来完成的，虽然弄清楚怎么执行的写数据和读 数据的指令，但是跟自己一开始的思路还是差很多，网上的太过于简便，反而 容易误导我们的思路，自己做的错误太多，只能和网上的一块调试并应用。需 要注意的就是一开始写数的时候，网上的可以直接逻辑拉下来，我们只能一个 个去写。这个步骤的连线没什么难的，需要注意的就是最后那 5 个端口不能忘 了。 硬布线控制器最最重要的就是数据通路和逻辑表达式的应用，不管是检测实验 电路还是最后实验数据的输出，都需要掌握这些知识。本实验还涉及到了 DP,DZ,DB 的步骤顺序控制方式，只要掌握好数据通路就可以轻松理解这些步骤。总的来说，小学期的实验需要的不仅仅是时间还有耐心和以前所学的应用，这 次的实验不仅告诉我们要牢牢掌握所学过的知识还是学会合作。 参考文献： 1. 《计算机组成原理》白中英老师编写 本学期的五次实验指导书 关 键 词： 计算机 组成 原理 课程设计 布线 控制器 设计 实现

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。

关于本文