LVDS通信接口详细介绍

1. 概述

LVDS  = Low-Voltage Differential Signaling  低电压差分信号,属于平衡传输信号。

这种技术的核心是采用极低的电压摆幅高速差动传输数据,从而有以下特点:

低功耗---低误码率---低串扰---低抖动---低辐射  良好的信号完整性。

推荐的最高数据传输速率是655Mbps,而理论上可以达到1.923Gbps。

17inch及以上的液晶显示器中得到广泛应用。

 

2. 硬件结构

LVDS传输信号为平衡传输信号,TTL传输信号为非平衡传输信号;

LVDS传输信号为电流驱动信号,TTL传输信号为电压驱动信号;

终端匹配电阻标准规定为100Ω,由于恒流源为3.5mA,则摆动电平幅度为

-350mV~350mV。由于偏置电压为1.2V,则差分信号的电压范围为850mV~1550mV。

LVDS 信号传输由三部分组成:差分信号发送器,差分信号互联器,差分信号接收器。

发送器:将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。有独立和集成之分。

接收器:将平衡传输的LVDS 信号转换成非平衡传输TTL 信号,很高的输入阻抗。

互联器:包括联接线(电缆或者PCB 走线),终端匹配电阻。按照IEEE 规定 ,电阻为100 欧。我们通常选择为100 ,120 欧。

3. 接口分类

单路6位LVDS:采用单路方式传输,每个基色采用6位数据,共18位RGB数据;

双路6位LVDS:采用双路方式传输,每个基色采用6位数据,奇路数据为18位,偶路

                              数据为18位,

FPGA是一种可编程逻辑芯片,它具有高度灵活性和可编程性,并可以实现不同的数字电路功能。LVDS(Low-Voltage Differential Signaling)接口是一种低电压差分信号传输技术,用于在高速数据传输中减少噪声干扰。 FPGA通过LVDS接口通信可以实现高速、低功耗的数据传输。LVDS接口使用了差分传输机制,其中信号通过正负两个线路传输,差分电压的幅度表示信号的逻辑状态。由于差分信号具有噪声抑制能力强、传输距离远和抗干扰能力强的特点,因此在FPGA设计中经常使用LVDS接口进行数据的高速传输。 在FPGA中,LVDS信号的发射和接收都需要使用LVDS收发器。发射端的LVDS收发器将FPGA内部的数字信号转换为LVDS差分信号,并通过LVDS发送器将信号发送到目标设备。接收端的LVDS收发器将接收到的LVDS差分信号转换为FPGA内部的数字信号。通过LVDS接口进行通信时,需要将发送端和接收端的LVDS收发器进行配对设置,以确保正确的数据传输。 FPGA的LVDS接口通信可以应用于许多领域,例如图像处理和高速数据采集。在这些应用中,LVDS接口可以实现高速图像数据传输和高速信号采集,提高系统性能和稳定性。此外,LVDS接口的低功耗特性也使得它成为FPGA设计中的一种重要选择,能够减少系统的能耗。 总的来说,FPGA的LVDS接口通信是一种高速、低功耗的数据传输方式,它使用差分信号传输技术,能够提供稳定、可靠的数据传输,广泛应用于各种FPGA设计中。
评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

千里沽山

给一缕阳光,将继续灿烂!

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值