课程设计(论文)，课程名称，计算机组成原理，主题名称，内存扩展和CPU连接，学生部(系)计算机艺术与设计系，课程07网络工程课程，编号1071981，学生名称讲师卢国华2009 6目录，简介11.1设计思想11.2设计主题11.3设计任务12，文本22.1图22.1.1 8086CPU简化的引脚图22.1.2存储芯片逻辑图32.1.3和门电路逻辑图32.2设计思想42.3设计过程42.4设计说明63，结论64，参考文献65，经验71.简介1.1设计思想“计算机组成原理”是面向计算机科学各个的学生的必修课程之一. 它主要讨论了计算机组件的基本组成原理，主要组件的互连构成了整个机器系统的技术. 学生系统完成对每个组件原理的研究后，有必要根据要求组织这些组件，以使其成为计算机内部乃至整个硬件或计算机主机的大型组件. 从而加深学生对计算机的整体理解. 1.2设计问题的内存扩展和CPU连接现有的内存芯片如下: 2K×1 ROM，4K×1 RAM，8K×1 ROM. 如果将它们用于形成容量为16KB的内存，则前4KB为ROM，后12KB为RAM.
将由16KB组成的存储器连接到8086CPU芯片. 8086是具有16位数据总线和20位地址总线的芯片. (请参阅下一页图1-图3). 1.3设计任务设计任务: 仅硬件设计，不包括软件设计，主要设计任务如下: 使用多少块计算机内存芯片？如果给出的芯片没有用，请解释. 正确选择和门电路，正确连接CPU，并相应绘制逻辑和组成框图. 注意: 在图中，直接连接到芯片的地址总线和数据总线用黑色粗线画出，其他线用细线画出. 分析组成的内存是否有重叠的地址. 如果是，原因何在？在逻辑中解释每个组件的功能. 2.文本2.1图表GND___ ___ VCCAD14 _______ AD15 ___ A16 / S3 ___ A17 / S4 ___ A18 / S5 ___ A19 / S6 ...___ RD .___ WR(LOCK)AD0 ______ ALE(QS0)CLK ______ RESETGND______READY图2.1.2存储器芯片逻辑图2.1.3和门电路逻辑图器件和门电路的原理图如图2.1.3所示. 2.2设计思路(1)计算所需的芯片数. 使用2K×1 ROM芯片设计4KB ROM. 需要4个4K×1. RAM芯片的设计容量为12KB. 需要6个RAM. 在设计过程中，未使用8K×1 ROM芯片. 组成的内存具有地址重叠. 这是因为A14和A15没有参与解码.
(2)写入每个芯片的地址分配. 每个存储芯片的地址分配如下: A15 A14 A13 A12 A11 A10〜A0××0 0 ... 2K×8ROM××00 1 ... 2K×8ROM××01 ... 4K×8RAM ××10 ..... 4K×8RAM××11 ..... 4K×8RAM(3)根据给定的存储器扩展逻辑电路和给定的8086CPU(参见图1)，正确连接了引脚图. 连接方法是: 内存与CPU的地址线，数据线，读写线对应连接，不需要考虑内存中不存在的引脚. 2.3设计过程(1)设计过程总共需要4个2K×1 ROM和6个4K×1 RAM. (2)首先，使用4个2K×1 ROM存储芯片和6个4K×1 RAM存储芯片来形成16KB存储器(前4KB为ROM；后12KB为RAM)；然后是2: 4对为了连接存储芯片，由于芯片选择线不够，因此必须将中的芯片选择线与AND门逻辑设备连接，然后通过逻辑电路.
最后是与CPU的连接. CPU的数据线A0〜A10连接到10个存储芯片的数据线A0〜A10； 6个RAM芯片的写线连接到CPU中的写线. CPU中的A11连接到逻辑电路； CPU中的A12和A13连接到中的两条输入线. (3)内存和CPU之间连接的详细逻辑图，请参见下一页. 2.4设计说明在设计过程中，不使用8K×1的ROM芯片. 组成的内存具有地址重叠现象. 这是因为A14和A15不参与解码，内存地址线分配(A13〜A11)为000〜111，是先分配给ROM芯片的地址，再分配给RAM的地址. 芯片. 此外，每个组件的功能是: (1)8086 CPU是微处理器，包括控制器，算术单元和寄存器，并且是中央处理组件. (2)逻辑设备是连接到RAM芯片的设备，其功能是扩展芯片选择线. 4(3)2: 4是正常连接CPU和内存的组件，并具有片选功能. (4)存储器是存储数据和程序的设备. 它是一种存储设备. ROM是一种只能读取但不能写入的存储器. RAM是可以读取和写入的内存. 3.结论由于存储芯片的容量有限，因此主存储器通常由一定数量的芯片组成. 由几个芯片组成的主存储器也需要连接到CPU，以在CPU的控制下完成读写操作.
本课程设计的主要内容是关于8086CPU存储器的扩展和连接. 我们需要掌握8086的内部结构以及基本外部引脚的功能和特性. 了解了内存的结构之后，我们需要进一步了解内存和CPU之间的连接. 内存和CPU之间的硬连接包括3组导线: 地址总线(AB)，数据总线(DB)和控制总线(CB). 因此，该设计需要我们解决存储器与地址总线，数据总线与控制总线之间的连接问题. 4.参考文献[1]王爱英. 计算机组成原理和汇编语言编程. 北京: 电子工业出版社，1997 [2]徐爱萍. 计算机组成原理练习和分析. 北京: 清华大学出版社，2004.3 [3]蒋本山. 计算机组成原理. 北京: 清华大学出版社，20085. 经验和老师的评论. 总的来说，课程设计的成功完成加深了我对存储器的字扩展和位扩展以及某些部分的理解. 对解码的掌握也使我对CPU引脚的功能有了更深入的了解. 正确连接内存和CPU的引脚，这提高了我使用门电路和的能力. 使自己对计算机组成原理有更深入的了解. 通过本课程的设计，为以后学习其他学科打下坚实的基础，我对计算机组成原理学科有了更深的兴趣. 将来，我将继续深入学习本课程.
2009年6月15日，年，月，日和签名年，月，日的老师评论的逻辑连接图. CPU和内存... CS3weCS2weCS1weCS0weD0D72: 4个11 && 4K×1RAM4K×1RAM4K×1RAM4K×1RAM4K×1RAM4K×1RAM2K×1ROM2K×1ROM2K×1ROM2K×1ROMD7 ... D0A11A13 A128086CPUA11.3.A和门电路逻辑图A10 ∣A0A10 ∣A0CSD7-D0D7-D0CSWE2K×1ROM4K×1RAM芯片逻辑图2. A10-A0地址总线WE写入和读取引脚D7-D0-数据总线CS芯片选择引脚存储芯片逻辑框图，如图2.1.2所示. 图2.1.1 8086CPU的引脚图2.1. 1 8086CPU简化的引脚图GND——地线，输入AD0-AD15，数据/地址多路复用线，双向，三态AD16-AD19，地址/状态多路复用线，输出，三态RD——读控制，输入CLK -系统时钟，输入VCC——电源+ 5V，输入ALE——允许地址锁存，输出RESET——系统复位，输入WR——写控制，输出，三态4039 38373635328086CPU292522 21
本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-310932-1.html
3009
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
