开发工具使用
文章平均质量分 86
开发工具使用
电子开发圈
MCU51、STM32、FPGA、Arduino、DIY、电子百科、开发技巧、设计经验,有趣有料有货。
展开
-
教你巧用万用表测量大值电阻
31/2位和41/2位数字万用表电阻档的最大量程一般是20MΩ。对于31/2位数字万用表而言,使用不同的电阻量程也只能测量0.1Ω~19.99MΩ范围内的电阻;而对于41...转载 2019-08-03 23:01:38 · 1422 阅读 · 0 评论 -
示波器使用方法入门之道
示波器是现代家电维修中必不可少的一种仪器。有了它技术人员就能快速、准确的找到故障所在,所以正确、熟练使用示波器是家电维修员的的必修课程。虽然示波器的牌号、型号、品种繁多,但其基本组成和功能却大同小异,本文介绍通用示波器的使用方法。转载 2020-07-25 21:18:31 · 6643 阅读 · 1 评论 -
Wireshark基本用法及过虑规则总结
Wireshark 基本语法,基本使用方法,及包过虑规则:1.过滤IP,如来源IP或者目标IP等于某个IP例子:ip.srceq192.168.1.107orip.dsteq192.168.1.107或者ip.addreq192.168.1.107//都能显示来源IP和目标IPlinux上运行的wireshark图形窗口截图示例,其他过虑规则操作类似,不再截图。ip.src eq 10.175.168.182截图示例:转载 2019-05-29 12:52:41 · 642 阅读 · 0 评论 -
Vivado如何清理工程并保证不缺失必要文件
vivado和ISE的使用差别很大,Vivado是专门针对7系列和以后系列的FPGA/AP SOC进行高效设计的工具,特别是最近提出的UltraFast设计方法,能够极大地提高开发效率。ISE在支持老版本器件的基础上,目前也支持7系列/ZYNQ的设计,但是效率不能和Vivado相比。关于vivado的基本使用这里不多说,主要吧一些问题点整理成“错题集”,把一些小技巧进行归纳。转载 2020-07-03 10:06:36 · 3597 阅读 · 1 评论 -
Vivado - 软件使用之下载配置流程
1. 在Flow Navigator中点击Program and Debug下的Generate Bitstream选项,工程会自动完成综合、实现、Bit文件生成过程,完...原创 2019-08-02 22:41:57 · 2284 阅读 · 0 评论 -
收藏!示波器探头的选择与使用
示波器因为有探头的存在而扩展了示波器的应用范围,使得示波器可以在线测试和分析被测电子电路,如下图:图1 示波器探头的作用探头的选择和使用需要考虑如下两个方面:其一:因为探...转载 2019-07-16 22:38:10 · 1113 阅读 · 0 评论 -
示波器 - 相关术语介绍
写在开头学习一样新事物总会带来很多新的专业名词。在学习新事物之前先大致了解一下相关的专业术语,可以帮助我们在学习的过程中事半功倍,不至于在游览一些相关文章的时候看地一头雾水。学习示波器也一样。下面我们将和大家认识一些示波器的常用术语。术语的解释其实十分困难,虽然本身的目的就是为了让不懂此领域的新人快速入门,但往往术语解释中又包含各种术语,令学习者头疼。本文在讲述示波器性能相关术语时,...转载 2020-01-18 15:00:39 · 1522 阅读 · 0 评论 -
ISE - 采用例化ILA核的方式抓信号
除了采用.cdc文件抓取信号以外,还有一种方式是采用例化ILA核的方式抓信号的时序。这种方式的详细操作流程如下:1、添加一个新的ICON IP核。2、一般情况下保持所有的参数默认就可以了。3、再添加一个ILA 的IP核。4、在第一页设置好相关的参数,这些参数的含义核.cdc文件中参数的含义一模一样,这里不再过多解释。...原创 2019-11-08 10:02:49 · 8748 阅读 · 1 评论 -
ISE - 如何防止信号被优化
在一个复杂的设计中,我们往往会抓大量的信号,而ISE14.7编译代码的时候会把一些有相同逻辑的信号给优化掉,这会导致我们在选择信号的时候找不到想要抓取的信号,针对这种情况给大家提供两个解决办法。方法一:1、在你想要抓取的所有信号前面加上(*KEEP = “TRUE”*) (*KEEP = "TRUE"*)reg [3:0] R_cnt; ...原创 2019-11-08 09:59:28 · 3611 阅读 · 0 评论 -
Vivado - 时序分析基础
微信公众号【电子开发圈】,理论结合实践,开启你的学习新方案!电子DIY、Arduino、51单片机、STM32、FPGA……电子百科、趣味知识、职业经验、设备拆机、科技头条……点击链接,免费下载100G+电子设计学习资料!http://mp.weixin.qq.com/mp/homepage?__biz=MzU3OTczMzk5Mg==&hid=7&sn=ad5...转载 2019-10-30 14:18:12 · 292 阅读 · 0 评论 -
Vivado - 时序约束基础
微信公众号【电子开发圈】,理论结合实践,开启你的学习新方案!电子DIY、Arduino、51单片机、STM32、FPGA……电子百科、趣味知识、职业经验、设备拆机、科技头条……点击链接,免费下载100G+电子设计学习资料!http://mp.weixin.qq.com/mp/homepage?__biz=MzU3OTczMzk5Mg==&hid=7&sn=ad5...转载 2019-10-30 14:25:13 · 273 阅读 · 0 评论 -
Vivado-警告-没有Debug ILA core, Probes窗口空白
大概是说设计里没有ILA core,但是debug文件里有ILA core,而且debug probes窗口下什么也没有。但是,我综合后明明插入了debug core呀,而且在约束文件里也自动生成了相关信息,查看schematic,也添加了debug相关的两个元件,为毛program时就是看不到呢?解决:1: VIO 和 ILA 的CLK 有问题。2: 我查的X...转载 2019-10-24 09:26:17 · 9664 阅读 · 1 评论 -
Vivado-2015.4保存ila波形方法
Vivado2015下debug后的波形通过图形化界面并不能保存抓取到波形,保存按钮只是保存波形配置,如果需要保存波形需要通过TCL命令来实现:write_hw_ila_data 123 [upload_hw_ila_data hw_ila_1]123为保存的文件名,需要带路径,hw_ila_1为你的ILA的名字;如果要读取已保存的波形,可以用下面的命令:read_hw...原创 2019-10-18 17:57:59 · 1277 阅读 · 0 评论 -
Vivado - Timing Constraints Wizard
它分析网表,时钟网络连接和现有的时序约束,识别设计上缺少的时序约束。向导包括11个页面涵盖三类约束:•时钟°主时钟Primary clocks°生成时钟Generated clocks°转发时钟Forwarded clocks°外部反馈延迟External feedback delays•输入...原创 2018-11-16 10:50:47 · 3733 阅读 · 0 评论 -
Vivado - 警告 - [filemgmt 56-176]
[filemgmt 56-176]Module references are not supported in manual compile order mode and will be ignored.手动编译顺序模式不支持模块引用,并且将被忽略。解决方法1:输入指令 : set_property source_mgmt_mode All [current_project...原创 2018-09-21 10:19:06 · 2809 阅读 · 0 评论 -
Vivado - 警告 - [filemgmt 56-288]
[filemgmt 56-288] Reference 'custom_tx' contains sub-design file 'D:/fifo_generator_txc_192.xci' configured for out-of-context synthesis with mode Singular. OOC sub-designs are not allowed in the ...原创 2018-09-21 10:26:24 · 2384 阅读 · 0 评论 -
Vivado - 固化程序后识别不到FPGA设备
固化程序之后,以内部固化程序启动时,要拔出JTAG。避免启动时因识别JTAG而延迟固化程序的加载,出现"no programmable"现象或扫描不到FPGA设备的现象。若已拔出JTAG仍出现这些现象,经过软复位后现象消失,可将配置频率调高。Vivado : Tools -> Edit Device Properties -> Configuration -> ...原创 2018-09-21 10:05:32 · 3428 阅读 · 0 评论 -
ISE - iMPACT - BIT生成MCS及固化方法
一、bit转换成mcs文件1,打开开始菜单->选择所有应用程序->XilinxDesign Toos->ISE Design Suite 14.7->ISE Design Tools->64 bits Tolls->iMPACT。2,选择Creat PROM File(PROM File For...)。...转载 2019-09-30 18:16:26 · 9536 阅读 · 6 评论 -
ISE - ChipScope 使用教程
一、软件与硬件平台 操作系统:Windows 8.1 开发套件:ISE14.7FPGA型号:XC6SLX45-CSG324二、ChipScope介绍 ChipScope是Xilinx提供的一个校验FPGA设计的工具。它的本质是一个虚拟的逻辑分析仪,能调用FPGA内部的逻辑资源对代码中的各个变量进行抓取分析。与ModelSim等一些其他的FPGA仿...转载 2019-09-30 18:01:17 · 1127 阅读 · 0 评论 -
Notepad++ - ISE / Vivado / QuartusII 调用方法
我已经用惯了Notepad++编写Verilog代码,很喜欢这款编辑器,功能真的非常强大。所以,当需要对vivado、ISE或quartus ii中的工程进行Verilog代码上的编写或修改时,只需双击工程中的设计模块便可以在notepad++上工作。不过,在此之前要将notepad++与FPGA应用设计工具进行关联,下面一一介绍:1、notepad++与vivado关联打开v...转载 2020-03-16 10:51:28 · 669 阅读 · 0 评论 -
Quartus II - 软件安装教程
Quartus II 工具安装一般分为两个部分,首先是开发工具本身的安装,其次就是器件库的安装,我们可以根据我们的需要选择相应的器件库来安装,这里我们使用Cyclone IV的FPGA,即安装Cyclone器件库即可。转载 2019-06-06 10:52:00 · 13241 阅读 · 1 评论 -
Vivado - 设置多线程编译
在VIVADO中一个run编译时支持的线程数如下表:(综合时一般是2线程)设置多线程的命令为: set_param general.maxThreads 8读取当前线程数的命令: get_param general.maxThreads...转载 2019-10-18 17:33:46 · 776 阅读 · 0 评论