Hardware ---数字设计中常见的 CDC 问题

在目前数字 SOC 工程设计项目中，所存在的 CDC 问题主要有以下几种：

1 CDC 中的亚稳态传播问题

数字 SOC 中触发器亚稳态值的产生和传输模型如图 ，当时钟信号Clk_B 的第二个上升沿到来的时刻，输入数据信号 A 刚好处于变化当中，导致其不满足触发器 F2 的建立-保持时间要求，在输出节点 B 处产生亚稳态值。对于 B节点产生的亚稳态中间值，后续的三个扇出分支 X1、 X2、 X3 对其的理解判定则可能是不同的。其中一个扇出可以理解这种亚稳态值为逻辑值 1，与此同时另外的一个扇出也可以将其理解为逻辑值 0，这种后续电路对前级亚稳态的自由理解会在系统电路运转过程中随机的出现。其对于完整的 SOC 系统时序将造成巨大影响。

基于图 2.1 模型，从定性的方面分析，触发器亚稳态产生与传播的概率与异步输入信号翻转的频率、目的触发器时钟翻转频率都呈现正比例的关系。

2 CDC 中异步输入数据的保持时间问题

当一个数据信号从快时钟域进入慢时钟域的时候，由于该数据信号严格依赖快时钟域信号采样来翻转变化，所以可能会产生与快时钟周期等宽的脉冲型信号。对于慢时钟域的时钟采样边沿来说，是很容易忽略这种形式为短暂脉冲的异步输入数据。造成这种 CDC 传输过程中丢失数据的情况&