Verilog
weixin_42757674
这个作者很懒,什么都没留下…
展开
-
基于FPGA数字示波器的显示
本来想写幅度测试,但是一想没有什么可写,就是简单的模拟量转化为数字量,自己进行一个简单算法就出来了。然后,我要将该项目最难的地方记录下来,也是关于该项目的最后一篇博客。先说我的思路,我的灵感来源于之前做摄像头模块时,采用SDRAM进行两帧缓存,这样就不会造成一帧画面同时有两帧数据。第一步,我们将VGA整个画面写进蓝色底色。第二步,将采取的像素点写进对应的坐标。横坐标是时间,纵坐标是幅值。整体过...原创 2019-11-23 19:34:33 · 2161 阅读 · 0 评论 -
基于FPGA的数字示波器频率计算方式
在此,我首先说明,测试的波形是理想波形,我是采用实验室的信号发生器产生正弦波,方波,三角波,并频率要达到一定大小才能确保测试的数据准确。所以,该项目只能自己做的玩,若想做产品,只能参考。常用的频率测量方法有两种:周期测量法和频率测量法。周期测量法是先测量出被测信号的周期T,然后根据频率f = 1/T求出被测信号的频率。频率测量法是在时间t内对被测信号的脉冲数N进行计数,然后求出单位时间内的脉冲数...原创 2019-11-23 18:59:31 · 2592 阅读 · 0 评论 -
基于FPGA数字示波器显示部分
我使用的是VGA显示,VGA显示屏有自适应,在像素允许范围内,都会显示在整个屏幕。当分辨率很低时,显示的像素点就很离散,VGA需要的时钟频率较低。我就采用的640480的分辨率,我尝试过采用更高分辨率,但是时序不能约束,只好放弃。如果有性能比较好的FPGA可以采用更好分辨率。下面是VGA时序a,b,c,d,e和o,p,q,r,s就是上图时序参数对应的值。只不过,需要注意的是,行同步时序的单位是...原创 2019-11-23 15:34:24 · 1464 阅读 · 0 评论 -
基于FPGA数字示波器
基于FPGA的数字示波器,用VGA显示,verilog编写这个东西,花费了四十天时间。考虑了很多东西。但是我才刚入门,有些bug还解决不了,只能遗留下去,等以后再去解决。学习FPGA写了整整一个笔记本,学习过程更注重动手操作,多看别人的代码,学习经验,自己总结。遇到问题,多问,多百度,可能一个问题就牵扯出来很多问题,当你全部解决掉,就会收获颇多,对FPGA的认识更加深刻。这些话,我一个小白来...原创 2019-07-02 15:11:23 · 6255 阅读 · 0 评论