基于FPGA数字示波器

最新推荐文章于 2024-02-21 16:30:00 发布
最新推荐文章于 2024-02-21 16:30:00 发布
阅读量6.1k 收藏 23
点赞数 8
分类专栏： FPGA Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42757674/article/details/94412881
版权 
	基于FPGA的数字示波器，用VGA显示，verilog编写

这个东西，花费了四十天时间。考虑了很多东西。但是我才刚入门，有些bug还解决不了，只能遗留下去，等以后再去解决。学习FPGA写了整整一个笔记本，学习过程更注重动手操作，多看别人的代码，学习经验，自己总结。遇到问题，多问，多百度，可能一个问题就牵扯出来很多问题，当你全部解决掉，就会收获颇多，对FPGA的认识更加深刻。这些话，我一个小白来说，很不合适，我觉得我使用这种方法收获很多。留给诸君参考。
进入正题，先看效果：在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
具体实现放在下面几篇博客。有问题，联系QQ：1757334763

weixin_42757674
关注
  • 8
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
数字示波器verilog设计实现
QQ_778132974的博客
07-20 1096
设计硬件的设计硬件的数字部分是通过配置板载的FPGA来实现的。实现设计硬件的数字部分，通过配置板载FPGA和专有的XilinxVerilog编译器。1Mhz的采样率是通过利用板载的凌力尔特公司的通过利用板载的LinearTechnology®LTC1407A-114位双通道A/D转换器。下载并安装XilinxISE/vivado(http//www.xilinx.com/products/design-tools/ise-design-suite.html)...
基于FPGA的数字频率计设计
djrts的博客
08-08 4782
第一部分：频率测量： 测量频率主要有两种方法：普通测量法以及等精度测量法 ●FPGA普通测量法：在1s闸门时间内，记录被测信号的脉冲个数Fx，则被测频率为Fx=Nx，精度主要取决于被测信号频率，被测信号频率越搞，误差越小 ●FPGA等精度测量法：本方案除给定闸门时间外，还由被测信号产生一路计数允许信号。计数允许信号在闸门时间内第一个被测信号的上升沿开启，在闸门时间结束后被测信号的第一个上升沿结束，最后在计数允许信号的有效时间内，分别对标准频率个数，被测信号个数，被测信号高电平时间内标准信号频率个数计数之
基于FPGA的示波器设计
FDL_AQ的博客
05-11 5239
ADC 、DAC、FPGA、LCD液晶、示波器
【示波器】基于FPGA的数字示波器设计实现
FPGA/MATLAB学习教程/源码/项目合作开发
04-28 9646
1.软件版本 quartusii 2.本算法理论知识 框图结构： 1.缓存里包含有触发控制和触发存储器； 2.由设计指标需要1GsPs的采样率，最后的数据流要降到到250MbPs； 3.从指标来看从波形的数据采集到最后的显示时间要在10s； 4.LED的选择要能和波形映射模块相对应； 5.整个设计主要就包含两个部分，FPGA的波形协处理器这几以及最后的LED显示； 6.二维显示效果，非三维； 步骤一：数据采集模块 首先将外部输入的1G的数据通过思路FIFO缓存，变为每路250M.
基于FPGA的数字示波器代码（verilog）
12-14
基于FPGA的数字示波器代码（verilog），采用等效采样，并作VGA显示，可以上下左右移动波形，分为多频段显示。
基于FPGA技术的数字存储示波器设计
qq_61141142的博客
10-07 1295
目录 摘要 Abstract 第1章 前言………………………………………………………………….1 1.1 数字存储示波器的发展概况…………………………………………….1 1.2 本文所做的研究工作…………………………………………………….1 第2章 示波器的工作原理……………………………………………..3 2.1 模拟示波器的基本工作原理…………………………………………….3 2.2 数字存储示波器的工作原理…………………………………………….4 第3章 DSP处理器和FPGA的开
基于fpga+stm32的数字示波器
QQ1391074994的博客
04-21 6242
数字示波器 摘要： 本次数字示波器设计分为输入电路模块，采样保持模块，AD采样电路，FPGA与单片机结合的控制模块等。本设计核心处理器采用单片机与FPGA相结合的方案，输入信号首先进入输入电路模块，通过缓冲电路使输入阻抗升至1M，然后为实现三档垂直灵敏度把信号进行分档放大。从输入电路模块出来的信号分两路，一路进入采样保持模块一路进入tlv3501制作的比较器进行过零比较，把正弦波转换为方波送入FPGA计数测量频率。采样保持电路采用AD783制作采样保持电路，信号经AD采样后送入控制模块进行数据处理。本次设计
FPGA实现数字滤波器功能
Franking_lsx的博客
05-05 3038
文章参阅FPGA实现FIR滤波器_chendilincd的博客-CSDN博客_fpga滤波器设计 项目用到了FPGA滤波功能，因此花费一天时间钻研了下FPGA内滤波器的仿真和实现。 目标明确，需要一款高实时性数字滤波器，对信号进行滤波，简单点，做一个低通滤波器，滤除666Hz以上的信号。 先用MATLAB工具进行仿真，制作设计一款低通滤波器，可以选FIR也可以IIR，根据 需求。 验证滤波器性能，当然少不了制作--混合信号，验证滤波效果。 简单做一款混合信号，展示模拟滤...
基于FPGA的数字示波器
04-19
【基于FPGA的数字示波器】是一种利用现场可编程门阵列（FPGA）技术设计的电子测试设备，主要用于捕获和分析时变电信号。这种数字示波器的核心特性在于其高度灵活性和定制性，能够根据需求进行硬件级别的调整和优化。...
基于FPGA的数字示波器设计
07-12
此文档，详细讲解了，基于FPGA数字示波器的设计过程
基于FPGA+STM32数字示波器
07-25
示波器是2007年全国大学生电子设计竞赛C题要求，基本能实现要求，包括硬件和软件
基于FPGA数字示波器.doc
09-28
基于FPGA数字示波器.doc
基于ARM和FPGA的数字示波器设计——QMJ
微核实控的博客
07-13 3674
  本设计是一个4通道便携式数字示波器，采用DE1-SOC双核心开发板进行设计。示波器的数模转换器采用LCT2308芯片实现。整个系统的设计由两部分完成，一是完成FPGA硬件电路的设计；二是使用ARM设计系统的软件功能。   本便携式数字示波器具有体积小、重量轻及低功耗的优点。使用的工具包括：Quertus II 18.0，Modelism，逻辑分析仪，嵌入式linux -SD系统启动卡。   目前实现的功能，可以调整波形信号在显示器中进行上下平移，时间轴缩放及纵轴缩放。 ...
快来看看用FPGA做的开源示波器
OpenFPGA的博客
08-14 365
其实用FPGA做的示波器有很多，开源的相对较少，我们今天就简单介绍一个使用FPGA做的开源示波器：特征模拟通道：四个模拟带宽：350 MHz采样率：1 GS/s分辨率：8位电压范围（使用 1× 探头）：每格 1 mV 至 10 V内存深度：自由可以分配多少GB！兼容性：Windows 和 Linux开源链接❝https://github.com/EEVengers/ThunderScope❞❝ht...
基于FPGA的数字示波器的触发/采集
Cauchy_Z的博客
08-02 2753
信号触发原理 触发 只有满足一个预设的条件，示波器才会捕获一条波形，这个根据条件捕获波形的动作就是触发。 原理 示波器在没有触发的时候，会随机抓取一段时间的信号并生成图像，由于信号是连续不断的，随机抓取的位置并无规律，这些静态的图像逐个显示，就像放胶片电影一样，组合在一起就形成了动态的显示，最终在屏幕上的效果就是看到来回滚动的波形。 我们设定一个条件，用一个直流电平作为参考，当信号的电压大于直流电平的一瞬间作为抓取信号的起始点。如下图所示，红色细线就是参考的直流电平，由于每次抓取图像的位置是有规律的，都
【干货】快来看看用FPGA做的开源示波器
最新发布
dpwkj的博客
02-21 438
其实用FPGA做的示波器有很多，开源的相对较少，我们今天就简单介绍一个使用FPGA做的开源示波器。
基于FPGA的数字示波器设计详解与关键参数
《数字示波器》作品解析深入探讨了一款结合了FPGA技术的实时数字示波器的设计过程。该作品旨在满足特定的技术指标，包括采样速率和分辨率，以实现对电信号的有效捕捉和可视化。 首先，题意分析是关键步骤。参赛者...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值