可靠性试验6:可靠性鉴定试验和验收试验(2)

注:本文为《可靠性工程师手册(第二版)》的学习笔记。关注公众号,对话框回复“可靠性试验”获取本课程PPT课件。

一、定时截尾试验方案

定时截尾统计试验方案是根据使用方风险、生产方风险、θ1及鉴定比确定试验方案时间T和实验中允许的责任故障数。当总试验时间T达到选定方案所对应的试验时间时,若试验中出现的责任故障数≥拒收的判决故障数Re,则做出拒收判决;若试验中所出现的责任故障数≤接收故障数Ac,则做出接收判决。

θ1为所验证产品的可靠性指标中MTBF的最低可接受值。

分为标准型方案和短时高风险两种,标准型试验方案采用正常的生产方风险和使用方风险,为10%-20%。短时高风险生产方和使用方风险为30%

例:某产品已知MTBF最低可接收受值θ1=300h,d=3,α=β=20%, 试设计一个定时截尾可靠性鉴定试验方案

解:查表可知,满足d=3,α=β=20%的试验方案为方案17。可得定时截尾可靠性鉴定试验方案为:(a) 总试验时间T=4.3θ1=4.3×300=1290(台时)。(b) 接收责任故障数r≤2,拒收责任故障数r≥3。

因此该产品的可靠性定时截尾的试验方案为:预定总试验时长为T=1290(台时)。当试验停止时出现的故障数≤2,则认为该产品可靠性合格,接收;当累积时间未达到T,故障数≥3,则停止试验,认为产品的可靠性不合格,拒收。

图片

二、定数截尾试验方案

从一批产品中,随机抽取n个样品,当试验到事先规定的截尾故障数r时,停止试验,r个故障的故障时间分别为:t1≤t2≤…≤tr,则抽验规则为:当θ≥c时产品批合格,接收;当 θ<c时产品批不合格,拒收;其中c为合格判定数。 

例:某产品生产方风险与使用方风险相同,均取α=β=0.1,并已确定θ1=200h,θ0=1000h,试确定一个定数截尾抽验方案。

解:根据d=θ0/θ1=5,α=β=0.1,查表得:r=3,c/θ1=1.835,则c=1.835×200=367(h)。

由此得方案为:截尾故障数r=3,合格判定数c=367h。即任取n个产品(无替换n>4) ,试验到r=3时,停止试验,

计算θ,判断:若θ≥367h时,接收; θ<367h时,拒收

图片

三、序贯截尾统计试验

例:飞机用黑盒子X1的可靠性验收试验。订购方同意的可靠性验收试验条件是若MTBF的真值θ=θ1=50h时,以1- β =80%的概率接收该批黑盒子,若MTBF的真值θ=θ0=100h时,以1- α=80%的概率接收该批黑盒子。采用序贯试验统计方案,要求最少试验3台。

验收条件得知α=β=0.2,鉴别比d=100/50=2,查表A.4知采用方案4。根据图A.5方案4的判决标准将标准化判决时间t乘以θ1(50h),得出接收判决时间TA和拒收判决时间TR,并将其与实际总试验时间T列入下表进行比较。实际试验中在总试验时间T=50、90、120、250、390台时时发生责任故障。每一故障出现时,将T与TA、TR进行比较。由于T均介于TA与TR之间,因此作出继续试验的判决。试验进行到487台时未出现新的责任故障,从而作出接收判决, 停止试验。黑盒子X1序贯试验判决表如表A2所示。

图片

四、二项分布统计试验方案

服从二次分布的产品可靠性试验,称为成败型统计试验方案。一般有两种方案可以选择:定数试验方案和序贯试验方案。见GB5080.5《设备可靠性试验成功率的验证试验方案》

一般来说,典型的成败型试验方案的思路如下 随机抽取一个样本量为n的样本进行试验,其中有r个失败。规定合格判断数Ac和不合格判断数Re如果,r≤Ac,认为批产品可靠性合格,可接收 如果,r≥Re,认为批产品可靠性不合格,拒收。 

Ac=Re-1

鉴别比:Dr=(1-R1)/(1-R0)

R0:可接受的可靠度或成功率,R1:不可接受的可靠度或成功率

例:已知某成败型产品的可接受的可靠度R0=0.9,鉴别比DR,取双方风险α=β=10%,试设计一个定数截尾试验。

解:根据R0=0.9,DR=3, α=β=10%,查GB5080.5规定的试验方案表(见下一页)得:样品数25,拒收数Re=5,接收数Ac=Re-1=4

图片

以下是重新表述后的内容: 单周期 MIPS CPU 的微程地址转移逻辑设计:在单周期 MIPS CPU 架构中,微程地址转移逻辑是关键部分。它负责根据当前微指令的执行情况以及 CPU 内部的各种状态信号,准确地计算出下一条微指令的地址。这一逻辑需要综合考虑指令类型、操作完成情况、是否发生异常等多种因素,以确保微程能够按照正确的顺逻辑进行执行,从而实现 MIPS 指令的准确译码与控制。 MIPS 微程 CPU 的设计:设计一款基于微程控制的 MIPS CPU,其核心在于构建微程控制器。该控制器通过存储微指令列来实现对 CPU 各部件的控制。微指令中包含对数据通路操作的控制信号以及微程地址转移信息。在设计过程中,需要精心设计微指令格式,使其能够高效地表示各种操作控制信息,同时合理安排微指令存储器的组织结构,确保微指令的快速读取与准确执行,从而实现 MIPS 指令集的完整功能。 MIPS 硬布线控制器的状态机设计:在采用硬布线控制方式的 MIPS CPU 中,状态机是控制器的核心组成部分。状态机根据输入的指令操作码、状态信号等信息,在不同的状态之间进行转换。每个状态对应着 CPU 在执行一条指令过程中的一个特定阶段,如取指、译码、执行、访存等。状态机的设计需要精确地定义各个状态的转换条件以及在每个状态下输出的控制信号,以确保 CPU 能够按照正确的时逻辑完成指令的执行过程。 多周期 MIPS 硬布线控制器 CPU 设计(排):设计一款多周期 MIPS 硬布线控制器 CPU,用于运行排。在这种设计中,CPU 的每个指令执行周期被划分为多个子周期,每个子周期完成指令执行过程中的一个特定操作。硬布线控制器根据指令操作码当前周期状态,生成相应的控制信号来协调 CPU 数据通路的操作。针对排的特点,需要优化控制器的设计,合理安排指令执行的周期划分
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值