FPGA大赛【二】平台介绍

FPGA大赛【二】平台介绍

 

【注】该项目是我们团队参加2019届全国大学生FPGA大赛的作品，系统主要实现视频任意角度旋转。该项目最终晋级决赛，并获得紫光同创企业特别奖。该系列文章介绍我们团队的作品。关注公众号对话框回复 FPGA2019 ，即可获得该项目的工程源代码，详细的文档说明，MATLAB仿真代码。

 

2.1 简介

PGL22G(核心板型号，下同)核心板，是紫光同创公司开发的 Logos 系列 FPGA 高 性能核心板，具有高速，高带宽，高容量等特点，适合高速数据通信，视频图像处理， 高速数据采集等方面使用。

这款核心板使用了 1 片 Micron 公司 MT41J128M16HA-125 这款 DDR3 芯片，容量 为 256MB；DDR3 芯片和 FPGA 芯片总线宽度为 16bit，数据时钟频率高达 800Mhz；这样的配置，可以满足高带宽的数据处理的需求。板上的 128Mb QSPI FLASH 芯片的型 号为 W25Q128，用于存储 FPGA 系统的启动文件。 

这款核心板扩展出 114 个 FPGA 的 IO 口(默认 3.3V 电平标准），其中有 40 个 IO 可以通过修改核心板上的 LDO 芯片来改变电平标准。对于需要大量 IO 的用户，此 核心 板将是不错的选择。而且，FPGA 芯片到接口之间走线做了等长和 12 对 LVDS 差 分走线处理，并且核心板尺寸仅为 45*55（mm），对于二次开发来说非常适合。

2.2 FPGA

前面已经介绍过了，我们所使用的 FPGA 型号为 PGL22G6CMBG324，属于紫光同创公司的 Logos 系列产品，速度等级为-6，温度等级为商业级 C。此型号为 MBG324 封装，324 个引脚。Logos 系列 FPGA 命名规则如图所示。 

2.3FPGA 供电系统

紫光同创 Logos FPGA 电源有 VCCINT, VCCIO L0，VCCIO L1，VCCIO L2，VCCIO R0，VCCIO R1，VCCIO R2，VCCAUX 和 VCCIO。VCCINT 为 FPGA 内核供电引脚， 需接+1.1V；VCCAUX 为 FPGA 辅助供电引脚, 接 3.3V；VCCIO 为 FPGA 的各个 BANK 的电压，包含 BANK L0~L2，BANK R0~R2，在 PGL22G 核心板上，BANK L1，BANK L2 因为需要连接 DDR3，BANK 的电压连接的是 1.5V，其它 BANK 的电压都是 3.3V， 其中 BANK R2 的VCCIO 由可选择的两路 LDO 供电，可以通过跳电阻更改 BANK 的电 平。 

2.4 有源晶振

PGL22G 核心板上配有一个 50Mhz 的有源晶振，用于 FPGA 的系统主时钟。晶振输出连接到 FPGA 的时钟输入管脚(Pin B5)，这个时钟可以用来驱动FPGA 内的用户逻辑电路，用户可以通过配置 FPGA 内部的 PLLs 来实现更高的时钟。 

2.5 DDR3

PGL 核心板上配有 1 个 Micron(美光）的 256MB 的 DDR3 芯片,型号为 MT41J128M16HA-125。DDR 的总线宽度共为 16bit。DDR3 ddr 的最高运行时钟速度可达 400MHz。该 DDR3 存储系统直接连接到了 FPGA 的BANK L1 和 BANK L2的存储器接口上。

2.6 HDMI

HDMI 输出接口的实现，是通过 FPGA 的 4 路 LVDS 差分信号（3 路数据和一路时钟）接口直接驱动 HDMI 输出，为开发板提供不同格式的视频输出接口。其中，HDMI 接口和 FPGA 之间的 LVDS 差分信号的连接使用 AC Couple 的模式，起到隔直的左右。另外在硬件设计上，每对 LVDS 差分信号上增加了TVS 保护管，防止外面静电对 FPGA 的损坏。HDMI 输出接口的硬件连接如图 3-3-1 所示。 

2.7串口

 

PGL22G 开发板包含了 Silicon Labs CP2102GM 的 USB-UAR 芯片, USB 接口采用 MINI USB 接口，可以用一根 USB 线将它连接到上 PC 的 USB 口进行串口数据通信 。USB Uart 电路设计的示意图如下图所示:

同时对串口信号设置了 2 个 PCB 上丝印为 TXD 和 RXD 的 LED 指示灯， TXD 和RXD LED 灯会指示串口是否有数据发出或者是否有数据接受，如下图所示

本文完！！

欢迎关注，更精彩的内容等着你！