ZYNQ核心板用户手册

于 2024-05-13 23:39:28 发布
阅读量970 收藏 16
点赞数 8
文章标签： zynq fpga 开发板
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42905573/article/details/138824419
版权

本人历经3个多月的辛苦设计的一款开发板，定位于初学者的入门学习以及功能开发验证使用。从原理图设计，PCB设计，PCB加工，贴装，板卡终于到手，正在进行接口功能调试，调试完成后将送出一波福利，欢迎大家关注。

友情提示：文档内容较长，电脑端阅读体验更佳！

0，文档管理

此文档由【数字积木】编写 。本文档采用git工具进行管理，文档托管地址为

GitHub - Digital-Blocks-design/ZYNQ_CORE_484: 本项目用于记录 ZYNQ_CORE_484 板卡的相关信息 ， 包括硬件介绍 ，开发例程等等 。

访问该地址，查看最新版的文档信息。如在阅读使用过程中发现文档内容描述有误，欢迎在github上提交 issue ,issue链接 ：

Issues · Digital-Blocks-design/ZYNQ_CORE_484 · GitHub

或直接联系作者本人 ，作者联系方式如下 ：

邮箱：digital_blocks@163.com ，

QQ号：1455117034 。

欢迎关注微信公众号【数字积木】，更精彩的内容等着你！

1，板卡概述

此款开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG484I，484 个引脚的 FBGA 封装。ZYNQ7000 芯片可成处理器系统部分 Processor System（PS）和可编程逻辑部分 Programmable Logic（PL）。在 该开发板上，ZYNQ7000 的 PS部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。另外开发板上集成了 JTAG_UART 下载器电路，用户只用一个 USB 线就可以对开发板进行下载和调试。下图为整个板卡的系统组成图 ：

该开发平台定位于初学者的入门学习以及功能开发验证使用。

开发平台所能含有的接口和功能如下：

  • USB TYPE-C电源输入接口，支持DP协议电源输入 ，支持5V,9V,12V 等电压配置，默认输入配置为12V ；
  • 采用 TI的型号为 TPS82130SILT的 MicroSiP 电源模块 ，为板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V等多路供电 ；
  • Xilinx ARM+FPGA 芯片 Zynq-7000 XC7Z020-2CLG484I
  • 两片大容量的 4Gbit（共 8Gbit）高速 DDR3 SDRAM,可作为 ZYNQ 芯片数据的缓存，也可以作为操作系统运行的内存 ， DDR型号为 MT41K256M16TW-107IT 。
  • 一片 256Mbit 的 QSPI FLASH, 可用作 ZYNQ 芯片的系统文件和用户数据的存储 ，flash型号为 N25Q128A13ESE40F ;
  • 1 路 Micro SD 卡座，用于存储操作系统镜像和文件系统。
  • 一片EMMC芯片 ，容量为 8Gbytes , 用于存储操作系统镜像和文件系统 ， 型号为 MTFC8GAKAJCN-4M。
  • 一路10/100M/1000M以太网RJ45接口, 可用于和电脑或其它网络设备进行以太网数据交换;
  • 一路 HDMI 图像视频输出接口, 能实现 1080P 的视频图像传输；
  • 板载一个 33.333Mhz 的有源晶振，给 PS 系统提供稳定的时钟源，一个 50MHz 的有源晶振，为 PL 逻辑提供额外的时钟；
  • 一路 USB JTAG 口，集成有JTAG和UART功能，通过 USB 线及板载的 JTAG 电路对 ZYNQ 系统进行调试和下载。
  • 一片 IIC 接口的 EEPROM ，型号为 M24C08-WDW6TP ， 容量为 1Kbytes;
  • 通过跳线帽进行启动模式修改，支持JTAG，SD卡，FLASH启动模式，方便用户开发调试 。
  • 一路USB接口 ， 可用于开发板连接鼠标、键盘和 U 盘等 USB 外设;
  • 2个FPGA状态指示灯（DONE ， INIT_B），用于方便查看FPGA的状态 。
  • 2 个系统复位按键， 采用专用的复位芯片，用于控制芯片的系统复位 ；
  • 4 个用户发光二极管 LED，包括2个单色LED和2个RBG LED ，均连接在PL端进行控制;
  • 2 个FPGA状态指示灯 ，连接到FPGA的DONE和INIT引脚上，用于标识FPGA配置完成以及初始化状态。
  • 3个电源状态指示灯，分别用于标识电源输入有效，调试口输入有效，以及电源模式输出有效。
  • 2 个 PL 控制按键，4个微型拨码开关，均连接在PL端。
  • 一片IIC接口的温度传感器芯片，可用于检测环境温度。
  • LCD屏幕接口，采用RGB888时序接口，支持显示屏幕 以及触摸功能。
  • 板卡设计有OLCD屏幕接口，采用IIC接口，支持简单内容的显示。
  • 一路风扇控制接口，12V供电，支持PWM风扇调速 。
  • 2 路 40 针的扩展口（2.54mm 间距），用于扩展 ZYNQ 的 PL 部分的 IO。

2，结构尺寸

开发板的尺寸为精简的 80mm x 75mm, PCB 采用 10 层板设计。板子四周有 4 个螺丝定位孔，用于固定开发板，定位孔的孔径为 2.5mm(直径），下图为整个板卡的结构示意图：

板卡实物图如下 ：

3，电源设计

3.1 电源输入

采用USB TYPE-C电源输入为板卡供电，供电的USB连接器位号为 J21，LED9为电源输入指示灯 ，当电源输入有效时，LED9点亮 。

3.2 PD协议

通过CH224K芯片提供 PD 供电支持 ，支持5V,9V,12V 等电压请求，默认输入配置为12V 。

CH224 单芯片集成 USB PD 等多种快充协议，支持 PD3.0/2.0，BC1.2 等升压快充协议，支持 4V 至 22V 输入电压，自动检测VCONN 及模拟 E-Mark 芯片，最高支持 100W 功率，内置 PD 通讯模块，集成度高，外围精简。集成输出电压检测功能，并且提供过温、过压保护等功能。可广泛应用于各类电子设备拓展高功率输入如无线充电器、电动牙刷、充电剃须刀、锂电池电动工具等各类应用场合。

CH224K 使用 Type-C 母口供电，电平配置支持 5/9/12/15/20V（图中电平方式配置为 12v），通过修改 CFG1 ，CFG2，CFG3的连接关系来配置请求电压 ，用户可修改 CFG 引脚的配置来调整输入请求电压 。实际请求的电压取决于电源适配器支持的输出模式 。

3.3 排针供电

板卡还设计有一路排针的电源接口 ，可作为电源输入或输出使用 。排针位号为 J6 ， 为 2.54mm 间距的 4PIN 单排排针 。

当用户不方便使用 Type-C 接口供电时， 也可使用该排针接口为板卡进行供电 ，输入电压支持 5V- 15V 范围 。

或者使用 Type-C 接口供电时，该接口也可支持为其他模块提供供电 。

3.4 电源模块

采用 TI的型号为 TPS82130SILT的 MicroSiP 电源模块 ，为板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V等多路供电 ；通过 TI 的 TPS51200 生成 DDR3 需要的 VTT 和 VREF 电压。

TPS82130 是一款 17V 输入 3A 降压转换器 MicroSiP 电源模块，经优化具有小解决方案尺寸和高效率等特性。该模块集成了一个同步降压转换器和一个电感器，以简化设计、减少外部元件数量并缩小 PCB 面积。该模块采用紧凑的薄型封装，适合通过标准表面贴装设备进行自动组装。

TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器，专门针对低输入电压、低成本、低噪声的空间受限型系统而设计。

各个电源分配的功能如下表所示：

电源功能
+1.0VZYNQ的核心电压
+1.5VDDR3 , ZYNQ Bank502
+1.8VZYNQ 辅助电压, ZYNQ PLL, ZYNQ Bank501 VCCIO, 以太网，USB2.0 等
+3.3VZYNQ VCCIO, 以太网，串口，HDMI ，FLASH, EEPROM ， SD card 等
+5.0VLCD ，HDMI ， 扩展接口
VREF, VTTDDR3

因为 ZYNQ 的 PS 和 PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为 1.0V -> 1.5V -> 1.8 V -> 3.3V -> 5.0V 。下图为电源的电路设计：

3.5 FPGA供电系统

ZYNQ 芯片的电源分 PS 系统部分和 PL逻辑部分，两部分的电源分别是独立工作。PS 系统部分的电源和 PL 逻辑部分的电源都有上电 顺序，不正常的上电顺序可能会导致 ARM 系统和 FPGA 系统无法正常工作。

PS 部分的电源有 VCCPINT、VCCPAUX、VCCPLL 和 PS VCCO。VCCPINT 为 PS 内核供电引脚，接 1.0V；VCCPAUX 为 PS 系统辅助供电引脚，接 1.8V；VCCPLL 为 PS 的内部时钟PLL 的电源供电引脚，也接 1.8V；PS VCCO 为 BANK 的电压，包含 VCCO_MIO0，CCO_MIO1 和 VCCO_DDR，根据连接的外设不同，连接的电源电源也会不同，在该核心板上，VCC_MIO0 连接 3.3V， VCCO_MIO1 连接 1.8V，VCCO_DDR 连接 1.5V。PS 系统要求上电顺序分别为先 VCCPINT 供电，然后 VCCPAUX 和 VCCPLL，最后为 PS VCCO。断电的顺序则相反。

PL 部分的电源有 VCCINT, VCCBRAM, VCCAUX 和 VCCO。VCCPINT 为 FPGA 内核供电引脚，接 1.0V；VCCBRAM 为 FPGA Block RAM 的供电引脚；接 1.0V；VCCAUX 为 FPGA辅助供电引脚, 接 1.8V；VCCO 为 PL 的各个 BANK 的电压，包含 BANK13，BANK34，BANK35，在 AX7020 开发板上，BANK 的电压连接 3.3V。PL 系统要求上电顺序分别为先VCCINT 供电，再是 VCCBRAM, 然后是 VCCAUX，最后为 VCCO。如果 VCCINT 和 VCCBRAM的电压一样，可以同时上电。断电的顺序则相反。

4，ZYNQ7000

4.1 主芯片介绍

开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG484I。

zynq7000系列的结构如下图所示。芯片的 PS 系统集成了两个 ARM Cortex™-A9 处理器，AMBA®互连，内部存储器，外部存储器接口和外设，外设主要包括 USB 总线接口，以太网接口，SD/SDIO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。

PL端结构与A7系列相似，大体就包括电源模块、时钟CMT、IO模块（IOB、GTP、memory interface、pcie）、CLB、BRAM、GTP、DSP、jtag调试口等。

PS端包含1个APU单元，APU内有两个cotex-a9核用于运算，一个SCU用于处理数据的一致性，然后包含L1、L2级缓存，一个GIC用于中断控制，一个256KB SRAM用于程序运行，另外包含TTC、看门狗、DAP调试口等。PS端还包含一个Central Interconnect，用于互连IOP（CAN、SPI、UART、SD、USB、ETHERNET等外设），互连flash，互连DDR，互连OCM Interconnect。PS端还包含clock生成模块、复位模块等。

4.2 ZYNQ7000命名规则

Zynq其命名规则遵循一定的规则和约定。型号由系列代号，数字序列，速度等级，封装类型，温度等级等部分组成， 例如，Zynq-7000系列包括Zynq-7010、Zynq-7020、Zynq-7030、Zynq-7040、Zynq-7100、等型号，其中数字和字母的组合表示不同的芯片性能等级，速度等级包括 -1 ，-L1，-2 ，-L2，-3等，温度等级支持商业级，工艺级等。详细内容见于下图 ：

4.3 芯片资源

PS 系统部分的主要参数如下：

  • 基于 ARM 双核 CortexA9 的应用处理器
  • 每个 CPU 32KB 1 级指令和数据缓存，512KB 2 级缓存 2 个 CPU 共享
  • 片上 boot ROM 和 256KB 片内 RAM
  • 外部存储接口，支持 16/32 bit DDR2、DDR3 接口
  • 两个千兆网卡支持：发散-聚集 DMA ，GMII，RGMII，SGMII 接口
  • 两个 USB2.0 OTG 接口，每个最多支持 12 节点
  • 两个 CAN2.0B 总线接口
  • 两个 SD 卡、SDIO、MMC 兼容控制器
  • 2 个 SPI，2 个 UARTs，2 个 I2C 接口
  • 4 组 32bit GPIO，54（32+22）作为 PS 系统 IO，64 连接到 PL
  • PS 内和 PS 到 PL 的高带宽连接

PL 逻辑部分的主要参数如下：

  • 逻辑单元 Logic Cells：85K
  • 查找表 LUTs: 53,200
  • 触发器(flip-flops): 106,400
  • 乘法器 18x25MACCs：220
  • Block RAM：4.9 Mb
  • 两个 AD 转换器,可以测量片上电压、温度感应和高达 17 外部差分输入通道，最大转换速率为1MBPS

4.4 各bank电压

该主芯片的各个BANK功能以及BANK描述如下 ：

FPGA的器件管脚按照Bank进行划分，每个Bank独立供电，以使FPGA I/O适应不同电压标准，增强I/O设计的灵活性。主芯片各个板卡的设计如下表：

BANK设计电压备注
BANK03.3V配置BNAK
BANK133.3VPL_IO , HR BANK
BANK333.3VPL_IO , HR BANK
BANK343.3VPL_IO , HR BANK
BANK351.8VPL_IO , HR BANK
BANK5003.3VPS_MIO
BANK5011.8VPS_MIO
BANK5021.5VPS_DDR

4.5 调试接口

板卡集成由一路 USB JTAG 口，集成有JTAG和UART功能，通过 USB 线及板载的 JTAG 电路对 ZYNQ 系统进行调试和下载，无需外置仿真器和串口调试器。用户无需购买额外的下载器，只要一根 USB 线就能进行 ZYNQ 的开发和调试了，调试的USB接口位号为 J8 。当调试USN输入有效时，LED10会点亮。

通过 FT2232H 提供JTAG和UART支持 。FT2232H是一个USB2.0高速（每秒480兆位）至UART/FIFO 芯片。具有在多种工业标准串行或并行接口配置的能力。有两个多协议同步串行引擎（MPSSE）允许使用JTAG，I2C和SPI两个通道同时进行通信。多协议同步串行引擎 (MPSSE) 是某些 FTDI 客户端 IC 的一项功能，允许模拟多种同步串行协议，包括 SPI、I2C 和 JTAG。

5，时钟配置

板上分别为 PS 系统和 PL 逻辑部分提供了有源时钟， PS 系统和 PL 逻辑可以单独工作。

5.1 PS系统时钟源

ZYNQ 芯片通过开发板上的 X1 晶振为 PS 部分提供 33.333MHz 的时钟输入，3.3V 供电。时钟的输入连接到 ZYNQ 芯片的 BANK500 的 PS_CLK_500 的管脚上。其原理图如图 所示：

时钟引脚分配：

信号名称ZYNQ 引脚
PS_CLK_500F7

5.2 PL系统时钟源

板上提供了单端 50MHz 的 PL 系统时钟源，3.3V 供电。晶振输出连接到FPGA 的全局时钟(MRCC)，这个 GCLK 可以用来驱动 FPGA 内的用户逻辑电路。该时钟源的原理图如图所示

时钟引脚分配：

信号名称ZYNQ 引脚ZYNQ IO 电平
FPGA_CLK_50MY193.3V

6，PS端设计

6.1 启动模式配置

板卡支持三种启动模式。这三种启动模式分别是 JTAG 调试模式,QSPI FLASH 和 SD 卡启动模式。ZYNQ 芯片上电后会检测响应 MIO 口的电平来决定那种启动模式。用户可以通过核心板上的跳线来选择不同的启动模式 。

ZYNQ7000 完整的启动模式MIO配置如下表 （节选自UG585）：

6.2 QSPI FLASH

开发板配有一片 256Mbit 大小的 Quad-SPI FLASH 芯片，型号为 N25Q128A13ESE40F ，它使用3.3V CMOS 电压标准。由于 QSPI FLASH 的非易失特性，在使用中， 它可以作为系统的启动设备来存储系统的启动镜像。这些镜像主要包括 FPGA 的 bit 文件、ARM 的应用程序代码以及其它的用户数据文件。

SPI FLASH 连接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上，在系统设计中需要配置这些 PS 端的 GPIO 口功能为 QSPI FLASH 接口。

配置芯片引脚分配：

信号名称ZYNQ 引脚名ZYNQ 引脚号ZYNQ IO 电平
PS_CFG_SPI_CSPS_MIO1_500A13.3V
PS_CFG_SPI_DQ0PS_MIO2_500A23.3V
PS_CFG_SPI_DQ1PS_MIO3_500F63.3V
PS_CFG_SPI_DQ2PS_MIO4_500E43.3V
PS_CFG_SPI_DQ3PS_MIO5_500A33.3V
PS_CFG_SPI_SCLKPS_MIO6_500A43.3V

6.3 EMMC

板配有一片大容量的 8GB 大小的 eMMC FLASH 芯片，型号为MTFC8GAKAJCN-4M，它支持 JEDEC e-MMC V5.0 标准的 HS-MMC 接口，电平支持 1.8V或者 3.3V。eMMC FLASH 和 ZYNQ 连接的数据宽度为 4bit。

由于 eMMC FLASH 的大容量和非易失特性，在 ZYNQ 系统使用中，它可以作为系统大容量的存储设备，比如存储 ARM 的应用程序、系统文件以及其它的用户数据文件。

EMMC 连接到了 ZYNQ 的 PS 端接口，接口采用 SD 模式。EMMC 具备体积小，容量大，使用方便，速度快等优点，数据时钟可以达到 50MHZ。由于直接焊接在板上，因此可以在震动或者环境相对恶劣的场合使用。

eMMC FLASH 连接到 ZYNQ 的 PS 部分 BANK500 的 GPIO 口上，在系统设计中需要配置这些 PS 端的 GPIO 口功能为 EMMC 接口。

EMMC 的电路设计如下：

EMMC 的参数如下:

  • 芯片类型:MTFC8GAKAJCN-4M
  • 容量:8G Byte
  • 厂家:Micron

EMMC芯片引脚分配：

信号名称ZYNQ 引脚名ZYNQ 引脚号ZYNQ IO 电平
SD1_EMMC_DATA0PS_MIO10G73.3V
SD1_EMMC_DATA1PS_MIO13A63.3V
SD1_EMMC_DATA2PS_MIO14B63.3V
SD1_EMMC_DATA3PS_MIO15E63.3V
SD1_EMMC_CLKPS_MIO12C53.3V
SD1_EMMC_CMDPS_MIO11B43.3V
SD1_EMMC_RSTPS_MIO9C43.3V

6.4 以太网

板卡设计有一路10/100M/1000M以太网RJ45接口, 可用于和电脑或其它网络设备进行以太网数据交换;

板上通过 Realtek RTL8211E-VL 以太网 PHY 芯片用户提供网络通信服务 ，RTL8211E是Realtek瑞昱推出的一款高集成的网络接收PHY芯片，它符合10Base-T，100Base-TX和1000Base-T IEEE802.3标准，该芯片在网络通信中属于物理层，用于MAC与PHY之间的数据通信。目前有RTL8211E-VB-CG、RTL8211E-VL-CG、RTL8211EG-VB-CG等三个版本。

以太网 PHY 芯片是连接到 ZYNQ 的 PS 端 BANK501 的 GPIO 接口上。RTL8211E-VL 芯片支持 10/100/1000 Mbps 网络传输速率，通过 RGMII 接口跟 Zynq7000 PS 系统的 MAC 层进行数据通信。RTL8211E-VL 支持ＭDI/MDX 自适应，各种速度自适应，Master/Slave 自适应，支持 MDIO 总线进行 PHY 的寄存器管理。

RTL8211E的电路设计如下：

RTL8211E-VL 上电会检测一些特定的 IO 的电平状态，从而确定自己的工作模式。配置电路以及配置项如下图所示：

当网络连接到千兆以太网时，FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RGMII总线通信，传输时钟为 125Mhz，数据在时钟的上升沿和下降样采样。

当网络连接到百兆以太网时，FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RMII总线通信，传输时钟为 25Mhz。数据在时钟的上升沿和下降样采样。

以太网引脚分配如下：

信号名称ZYNQ 引脚名ZYNQ 引脚号ZYNQ IO 电平备注
ETH_GCLKPS_MIO16_501D61.8VRGMII 发送时钟
ETH_TXD0PS_MIO17_501E91.8V发送数据 bit０
ETH_TXD1PS_MIO18_501A71.8V发送数据 bit1
ETH_TXD2PS_MIO19_501E101.8V发送数据 bit2
ETH_TXD3PS_MIO20_501A81.8V发送数据 bit3
ETH_TXCTLPS_MIO21_501F111.8V发送使能信号
ETH_RXCKPS_MIO22_501A141.8VRGMII 接收时钟
ETH_RXD0PS_MIO23_501E111.8V接收数据 Bit0
ETH_RXD1PS_MIO24_501B71.8V接收数据 Bit1
ETH_RXD2PS_MIO25_501F121.8V接收数据 Bit2
ETH_RXD3PS_MIO26_501A131.8V接收数据 Bit3
ETH_RXCTLPS_MIO27_501D71.8V接收数据有效信号
ETH_MDCPS_MIO52_501D101.8VMDIO 管理时钟
ETH_MDIOPS_MIO53_501C121.8VMDIO 管理数据

6.5 DDR

板上配有两个的4Gbit（512MB）的DDR3芯片(共计8Gbit),型号为 MT41K256M16TW-107IT 。DDR的总线宽度共为32bit。该DDR3存储系统直接连接到了ZYNQ处理系统（PS）的BANK 502的存储器接口上。

DDR3 的硬件设计需要严格考虑信号完整性，在电路设计和 PCB 设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制，走线等长控制， 保证 DDR3 的高速稳定的工作。

DDR的电路设计如下图 ：

6.6 SD 卡

板包含了一个Micro型的SD卡接口，以提供用户访问SD卡存储器，用于存储ZYNQ芯片的BOOT程序，Linux操作系统内核, 文件系统以及其它的用户数据文件。SDIO信号与ZYNQ的PS BANK501的IO信号相连，因为该BANK的VCCMIO设置为1.8V，但SD卡的数据电平为3.3V, 我们这里通过 MAX13035EETE+ 电平转换器来连接。

SD卡的电路设计如下：

SD 卡槽引脚分配

信号名称ZYNQ 引脚名ZYNQ 引脚号ZYNQ IO 电平备注
SD0_SDIO_CLKPS_MIO28A121.8VSD时钟信号
SD0_SDIO_CMDPS_MIO29E81.8VSD命令信号
SD0_SDIO_D0PS_MIO30A111.8VSD数据Data0
SD0_SDIO_DATA1PS_MIO31F91.8VSD数据Data1
SD0_SDIO_DATA2PS_MIO32C71.8VSD数据Data2
SD0_SDIO_DATA3PS_MIO33G131.8VSD数据Data3
SD0_SDIO_CATADPS_MIO34B121.8VSD卡插入信号

6.7 USB

板卡使用的USB2.0收发器是一个1.8V的，高速的支持ULPI标准接口的USB3320C-EZK。ZYNQ的USB总线接口和USB3320C-EZK收发器相连接，实现高速的USB2.0 Host模式和Slave模式的数据通信。USB3320C的USB的数据和控制信号连接到ZYNQ芯片PS端的BANK501的IO口上 。

USB2.0 引脚分配 ：

信号名称ZYNQ 引脚名ZYNQ 引脚号备注
OTG_DATA4PS_MIO40E14USB 数据 Bit4
OTG_DIRPS_MIO41C8USB 数据方向信号
OTG_STPPS_MIO42D8USB 停止信号
OTG_NXTPS_MIO43B11USB 下一数据信号
OTG_DATA0PS_MIO44E13USB 数据 Bit0
OTG_DATA1PS_MIO45B9USB 数据 Bit1
OTG_DATA2PS_MIO46D12USB 数据 Bit2
OTG_DATA3PS_MIO47B10USB 数据 Bit3
OTG_CLKPS_MIO48D11USB 时钟信号
OTG_DATA5PS_MIO49C14USB 数据 Bit5
OTG_DATA6PS_MIO50D13USB 数据 Bit6
OTG_DATA7PS_MIO51C10USB 数据 Bit7
OTG_RESETNPS_MIO39C13USB 复位信号

7，PL端外设

7.1 用户LED

板卡设计有4 个用户发光二极管 LED，包括2个单色LED和2个RBG LED ，均连接在PL端进行控制 ;

LED通过 TXS0108 电平转换芯片连接到FPGA的引脚 ， FPGA一侧的的IO电压为1.8V。当FPGA的IO电平为低时，LED点亮。

LED灯的电路设计如下 ;

LED的 引脚分配 ：

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
PL_LED0B201.8V单色LED0
PL_LED1B211.8V单色LED1
PL_LED_R0A221.8VRGB_LED0的红色控制
PL_LED_G0A211.8VRGB_LED0的绿色控制
PL_LED_B0B221.8VRGB_LED0的蓝色控制
PL_LED_R1E201.8VRGB_LED1的红色控制
PL_LED_G1D211.8VRGB_LED1的绿色控制
PL_LED_B1E211.8VRGB_LED1的蓝色控制

7.2 按键

板卡设计有 2 个 PL 控制按键 ,连接在PL端 , FPGA一侧的的IO电压为1.8V ，当按键按下时，FPGA侧检测到高电平，按键松开时，检测到低电平。按键的电路设计如下：

按键的引脚分配如下：

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
PL_BUTTON0C191.8V
PL_BUTTON1C221.8V

7.3 编码开关

板卡设计有4个微型拨码开关，连接在PL端，FPGA一侧的的IO电压为1.8V 。

编码开关的引脚分配如下：

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
PL_DIP_SW0C201.8V
PL_DIP_SW1D201.8V
PL_DIP_SW2D221.8V
PL_DIP_SW3E191.8V

7.4 调试串口

调试串口设计在PL端，连接到FT2232芯片的串口收发引脚上，IO电平为3.3V。

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
PL_UART0_RXV73.3VZYNQ_UART的RX端
PL_UART0_TXV83.3VZYNQ_UART的TX端

7.5 EEPROM

板卡设计有一片 IIC 接口的 EEPROM ，型号为 M24C08-WDW6TP ， 容量为 1Kbytes;

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
EEPROM_SDAAB143.3V
EEPROM_SCLAB153.3V

7.6 风扇控制

板卡设计有一路风扇控制接口，12V供电，支持PWM风扇调速 。风扇的控制由 ZYNQ 芯片来控制，控制管脚连接到 FPGA的 IO ，如果 IO 电平输出为高，MOSFET 管导通，风扇工作，如果 IO 电平输出为低，风扇停止。板上的风扇设计图如下图 所示:

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
FAN_PWM_3V3W53.3V风扇控制，PWM信号

7.7 OLED接口

板卡设计有OLCD屏幕接口，采用IIC接口，支持简单内容的显示。采用4PIN 2.54间距的单排排针，包括3.3V供电，地，SDA，SCL信号 。

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
EEPROM_SDAAB141.8V
EEPROM_SCLAB151.8V

7.8 温度传感器

板卡设计有一片IIC接口的温度传感器芯片，可用于检测环境温度。

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
SDA_TEMV223.3V
SCL_TEMW223.3V

7.9 HDMI

板卡设计有一路 HDMI 图像视频输出接口, 能实现 1080P 的视频图像传输；开发板上通过 FPGA 的差分 IO直接连接到 HDMI 接口的差分信号和时钟，在 FPGA 内部实现 HMDI 信号的差分转并行再进行编解码，实现 DMI 数字视频输入和输出的传输解决方案，最高支持 1080P@60Hz 的输入和输出的功能。

板卡上采用 TPD12S016RKTR 芯片作为HDMI的接口防护芯片 。TPD12S016 是一款单芯片高清多媒体接口 (HDMI) 器件，具有自动方向感应 I2C 电压电平转换缓冲器、负载开关和集成式低电容高速静电放电 (ESD) 瞬态电压抑制 (TVS) 保护二极管。通过 55mA 限流 5V 输出 (5V_OUT) 为 HDMI 电力线供电。5V_OUT 和热插拔检测 (HPD) 电路的控制与 LS_OE 控制信号无关，其通过 CT_HPD 引脚进行控制，使得在启用 HDMI 链路前即可激活检测方案（5V_OUT 和 HPD）。SDA、SCL 和 CEC 线路上拉到 A 侧的 VCCA。在 B 侧，CEC_B 引脚上拉到内部 3.3V 电源轨，SCL_B 和 SDA_B 均上拉到 5V 电源轨 (5V_OUT)。SCL 和 SDA 引脚满足 I2C 规范，可驱动高达 750pF 电容负载，超出了 HDMI 1.4 规范。HPD_B 端口配有毛刺脉冲滤波器，可在插入 HDMI 连接器时避免由插座跳起引起的错误检测。TPD12S016 的 5V_OUT 引脚具有反向电流阻断功能。系统断电时，SCL_B、SDA_B 和 CEC_B 引脚也具有反向电流阻断功能。

HDMI接口的引脚定义如下 ：

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
HDMI_CLK_PL183.3V
HDMI_CLK_NL193.3V
HDMI_DATA_P0M153.3V
HDMI_DATA_N0M163.3V
HDMI_DATA_P1J153.3V
HDMI_DATA_N1K153.3V
HDMI_DATA_P2K163.3V
HDMI_DATA_N2L163.3V
HDMI_LOS_CEP163.3V
HDMI_CT_HPDH153.3V
HDMI_HPDP153.3V
HDMI_SCL_3V3R163.3V
HDMI_SDA_3V3R153.3V
HDMI_CECN153.3V

7.10 RGB_LCD

板卡设计有LCD屏幕接口，采用RGB888时序接口，支持显示屏幕以及触摸功能 。采用FPC连接器和屏幕相连接，FPC引脚定义兼容正点原子的LCD RGB屏幕接口，用户可自行购买正点原子的RGB LCD显示屏幕进行开发调试 。

RGB_LCD接口的引脚定义如下 ：

信号名称ZYNQ 引脚号ZYNQ IO 电平备注
LCD_R0W213.3V8 位 RED 数据线0
LCD_R1V203.3V8 位 RED 数据线1
LCD_R2AB223.3V8 位 RED 数据线2
LCD_R3W203.3V8 位 RED 数据线3
LCD_R4AB213.3V8 位 RED 数据线4
LCD_R5AA223.3V8 位 RED 数据线5
LCD_R6Y213.3V8 位 RED 数据线6
LCD_R7AA213.3V8 位 RED 数据线7
LCD_G0Y203.3V8 位 GREEN 数据线0
LCD_G1AB203.3V8 位 GREEN 数据线1
LCD_G2V183.3V8 位 GREEN 数据线2
LCD_G3AA183.3V8 位 GREEN 数据线3
LCD_G4AB173.3V8 位 GREEN 数据线4
LCD_G5AA173.3V8 位 GREEN 数据线5
LCD_G6AB163.3V8 位 GREEN 数据线6
LCD_G7AA163.3V8 位 GREEN 数据线7
LCD_B0Y163.3V8 位 BLUE 数据线0
LCD_B1Y153.3V8 位 BLUE 数据线1
LCD_B2U213.3V8 位 BLUE 数据线2
LCD_B3U203.3V8 位 BLUE 数据线3
LCD_B4U193.3V8 位 BLUE 数据线4
LCD_B5V193.3V8 位 BLUE 数据线5
LCD_B6Y183.3V8 位 BLUE 数据线6
LCD_B7V173.3V8 位 BLUE 数据线7
LCD_CLKW163.3V像素时钟。
LCD_HSYNCW153.3V水平同步信号。
LCD_VSYNCAA143.3V垂直同步信号。
LCD_DEY143.3V数据使能信号。
LCD_BLV153.3V背光控制信号。
LCD_RESETU163.3VLCD 复位信号（低电平有效）
TP_CSU223.3V电容触摸屏复位信号(CT_RST)
TP_MOSIU173.3V电容触摸屏 IIC_SDA 信号(CT_SDA)
TP_MISOT213.3VNC，电容触摸屏未用到
TP_SCKV133.3V电容触摸屏 IIC_SCL 信号(CT_SCL)
TP_PENT223.3V电容触摸屏中断信号(CT_INT)

7.11 扩展口

扩展口 J2 和J30J均为 40 管脚的 2.54mm 的双排连接器，为用户扩展更多的外设和接口，扩展口上包含 5V 电源 1 路，3.3V 电源 2 路，地 3 路，IO 口 34 路。IO 口的信号连接到 ZYNQ PL 的 BANK13 和 BANK34 上，电平为 3.3V。

切勿直接跟 5V 设备直接连接，以免烧坏 FPGA。如果要接 5V 设备，需要接电平转换芯片。

在扩展口和 FPGA 连接之间串联了 ESD （Electro-Static discharge ， 静电放电） 防护芯片 ，用于保护 FPGA 以免外界电压或电流过高造成损坏。

PCB 设计上 P 和 N 的走线使用差分走线，控制差分阻抗为 100 欧姆。扩展口(J2 J3)，ESD的电路如图 下所示：

J2 扩展口原理图

J3 扩展口原理图

ESD防护芯片原理图（部分）

ESD防护芯片具有静电和浪涌保护功能，选用型号为：RCLAMP0524P ， 具体的参数如下。

属性参数值
商品类型静电和浪涌保护(TVS/ESD)
反向截止电压(Vrwm)5V
最大钳位电压12V
峰值脉冲电流(Ipp)@10/1000us3.5A@8/20us
击穿电压5.5V
类型TVS

J2扩展口引脚分配

J2引脚信号名称ZYNQ引脚名ZYNQ引脚号备注
PIN1GND地
PIN2VCC5V05.0V电源输出
PIN3IO0_N1W12
PIN4IO0_P1V12
PIN5IO0_N2AB12
PIN6IO0_P2AA12
PIN7IO0_N3Y10
PIN8IO0_P3Y11
PIN9IO0_N4AB11
PIN10IO0_P4AA11
PIN11IO0_N13U9
PIN12IO0_P13U10
PIN13IO0_N6_CCAA8连接到ZYNQ的CC引脚上
PIN14IO0_P6_CCAA9连接到ZYNQ的CC引脚上
PIN15IO0_N7_CCY8连接到ZYNQ的CC引脚上
PIN16IO0_P7_CCY9连接到ZYNQ的CC引脚上
PIN17IO0_N8_CCY5连接到ZYNQ的CC引脚上
PIN18IO0_P8_CCY6连接到ZYNQ的CC引脚上
PIN19IO0_N9W10
PIN20IO0_P9W11
PIN21IO0_N10AB4
PIN22IO0_P10AB5
PIN23IO0_N5AB9
PIN24IO0_P5AB10
PIN25IO0_N12AA4
PIN26IO0_P12Y4
PIN27IO0_N11V9
PIN28IO0_P11V10
PIN29IO0_N14AB1
PIN30IO0_P14AB2
PIN31IO0_N16AB6
PIN32IO0_P16AB7
PIN33IO0_N15AA6
PIN34IO0_P15AA7
PIN35IO0_N17V4
PIN36IO0_P17V5
PIN37DGND--地
PIN38DGND--地
PIN39VCC3V3--3.3V电源输出
PIN40VCC3V3--3.3V电源输出

J3扩展口引脚分配

J3引脚信号名称ZYNQ引脚名ZYNQ引脚号备注
PIN1GND--地
PIN2VCC5V0--5.0V电源输出
PIN3IO0_N18K18
PIN4IO0_P18J18
PIN5IO0_N19J17
PIN6IO0_P19J16
PIN7IO0_N20M17
PIN8IO0_P20L17
PIN9IO0_N21J22
PIN10IO0_P21J21
PIN11IO0_N22M18
PIN12IO0_P22N18
PIN13IO0_N23K20连接到ZYNQ的CC引脚上
PIN14IO0_P23K19连接到ZYNQ的CC引脚上
PIN15IO0_N24N20连接到ZYNQ的CC引脚上
PIN16IO0_P24N19连接到ZYNQ的CC引脚上
PIN17IO0_N25M20连接到ZYNQ的CC引脚上
PIN18IO0_P25M19连接到ZYNQ的CC引脚上
PIN19IO0_N26R21
PIN20IO0_P26R20
PIN21IO0_N27L22
PIN22IO0_P27L21
PIN23IO0_N28T19
PIN24IO0_P28R19
PIN25IO0_N29M22
PIN26IO0_P29M21
PIN27IO0_N30P18
PIN28IO0_P30P17
PIN29IO0_N31P22
PIN30IO0_P31N22
PIN31IO0_N32T17
PIN32IO0_P32T16
PIN33IO0_N33P21
PIN34IO0_P33P20
PIN35IO0_N34T18
PIN36IO0_P34R18
PIN37DGND--地
PIN38DGND--地
PIN39VCC3V3--3.3V电源输出
PIN40VCC3V3--3.3V电源输出

8，其他资源

8.1 供电以及状态灯

板卡设计有2 个FPGA状态指示灯 ，连接到FPGA的DONE和INIT引脚上，用于标识FPGA配置完成以及初始化状态。

板卡设计有3个电源状态指示灯，分别用于标识电源输入有效，调试口输入有效，以及电源模式输出有效。

LED位号功能
LED53.3V电源输出有效
LED6DONE信号指示
LED7INIT信号指示
LED8PS端复位这状态
LED9电源输入有效
LED10USB_JTAG调试输入有效

8.2 对外接口

板卡对外接口列表如下：

位号说明
J21USB_TYPE_C电源输入
J8USB_TYPE_C调试输入
P2HDMI输出
P1RJ45网络接口
J5PL_UART，4PIN单排排针，2.54间距
J1启动模式选择，4PIN单排排针，2.54间距
J6电源输入/输出，4PIN单排排针，2.54间距
J7OLED显示屏幕，4PIN单排排针，2.54间距
J2扩展IO，40PIN排针
J3扩展IO，40PIN排针
J4风扇控制接口
J20RGB_LCD接口，FPC连接器

9，技术交流

9.1 公众号

欢迎关注微信公众号【数字积木】，更精彩的内容等着你！

9.2 QQ群

【FPGA_ZYNQ】交流1群 ：810689010

【FPGA_ZYNQ】交流2群 ：606727905

如无法加群，可添加标注个人QQ号 ：1455117034

9.3 github

数字积木github主页链接如下：

https://github.com/Digital-Blocks-design

github主页用于技术资料分享， 欢迎加星关注。

数字积木
关注
  • 8
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
zynq配置成jtag模式_Zynq的启动与配置过程详解
weixin_39847099的博客
12-21 1876
Zynq的JTAG配置过程初学 Zynq 的时候，我相信大家应该和我一样，都是按照惯例打开 Vivado 软件，然后实现 Zynq 可编程逻辑硬件部分PL的设置后，把硬件部署导出，再打开 SDK 进行 ARM 核的软件部分 PS 编程设计，最后再将硬件比特流文件(.bit)和软件的可执行链接文件(.elf)下载到 Zynq 开发板中，这样就可以对自己的软硬件设计进行调试和验证。这种设计方式可以用下...
赛灵思ZYNQ7020芯片技术手册
05-15
详细关于7020系列芯片技术手册，可以方便快速的查找所需要的技术资料，包括寄存器配置地址等信息
Zynq-7000 MiZ701 SOC硬件使用手册
weixin_30357231的博客
08-28 1187
一、整体概述 4 二、应用领域及人群 4 三、硬件配置 4 BANK资源分配 6 四、MiZ701开发板功能描述 7 4.1 全编程SOC（All Programmable SoC） 7 4.2 内存（Memory） 7 4.2.1 DDR3 7 4.2.2 PROM SPI FALSH 8 4.2.3 TF 卡 9...
Zynq 电源
sea
01-11 2266
fpga
ZYNQ入门
风间琉璃的博客
09-10 4145
零基础实现PS UART输出 "Hello World"，轻松掌握vicado和vitis开发环境。
zynq7020芯片手册 zynq7020clg400 pcb核心板电路图加PCB.zip
03-01
zynq7020芯片手册 zynq7020clg400 pcb核心板电路图加PCB.zip
ZYNQ 领航者FPGA开发板ZYNQ7020核心板+开发地板PDF原理图+主要器件技术手册.zip
03-14
ZYNQ 领航者FPGA开发板ZYNQ7020核心板+开发地板PDF原理图+主要器件技术手册，包括： 0-ZYNQ_7010核心板原理图_V1.5.pdf 0-ZYNQ_7020核心板原理图_V1.5.pdf 0-领航者ZYNQ底板原理图_V2.6.pdf AD9708.pdf AMS1117.pdf ...
ZYNQ-7000 MZ702N 核心板（商业级）硬件使用手册20181120_v1.2.pdf
07-04
ZYNQ-7000 MZ702N 核心板（商业级）硬件使用手册20181120_v1.2 MZ7 02N 核心版 是米联电子 是米联电子 ZynqZynqZynq -7000 系列开发平台一款全新的高端产品。 系列开发平台一款全新的高端产品。 主要特色是： 1）高...
zynq7020芯片手册Xilinx-XCR3064XL
11-18
Zynq7020芯片手册Xilinx-XCR3064XL 本手册介绍了Xilinx公司的XCR3064XL芯片，属于CoolRunner™ XPLA3系列，这是一款低功率、3.3V、64宏单元CPLD（Complex Programmable Logic Device），适合需要领先的可编程逻辑...
2024年公关服务行业分析报告.pptx
07-09
行业报告
惠州市建筑物矢量数据（Shp格式+带高度）.txt
最新发布
07-09
因文件较多，数据存放网盘，txt文件内包含下载链接及提取码，永久有效。失效会第一时间进行补充。
Matlab语言教程及案例
07-09
项目总结 本文详细介绍了Matlab的基础知识和一个完整的数据分析与可视化案例。内容包括： 1. **基本操作**：基本算术运算和矩阵操作。 2. **绘图**：二维和三维绘图。 3. **函数和脚本**：编写和运行Matlab函数和脚本。 4. **案例分析**：生成模拟数据，进行数据预处理、绘图和统计分析。 通过这个项目，读者可以掌握Matlab的基本使用方法，并了解如何在Matlab中进行数据分析和可视化。这对于初学者入门Matlab编程、提升数据处理和分析能力非常有帮助。希望本文能为读者提供有价值的参考，提升其Matlab编程和数据分析技能。
KB8825英文数据手册
07-09
三星KB8825英文数据手册
述职报告（08）PPT模板.pptx
07-09
述职报告（08）PPT模板.pptx
知识产权优势培育企业推荐表.docx
07-09
知识产权优势培育企业推荐表.docx
学校商店超市消防安全工作责任书.docx
07-09
学校商店超市消防安全工作责任书.docx
述职报告（73）PPT模板.pptx
07-09
述职报告（73）PPT模板.pptx
zynq 核心板pcb csdn
06-22
### 回答1： Zynq核心板是一块非常强大的开源嵌入式电路板，搭载了Xilinx Zynq系列可编程SoC芯片。这种芯片结合了ARM Cortex-A9双核处理器和Xilinx可编程逻辑器件，拥有非常高的处理能力和灵活性。Zynq核心板pcb csdn是该电路板在CSDN论坛上的讨论，用户可以在这里分享使用Zynq核心板的经验，并和其他使用者交流互动。 Zynq核心板pcb csdn论坛提供了丰富的资料和技术支持，方便用户学习和开发。用户可以在论坛中找到各种示例代码、应用案例和开发工具的下载链接，还可以在论坛中提问求助，获得其他使用者的解答和帮助。此外，论坛中也有专业的技术人员提供咨询和技术支持，为用户在设计和开发中解决各种难题。 总的来说，Zynq核心板pcb csdn论坛是一个非常有价值的资源，为Zynq核心板的使用和开发提供了良好的平台和支持，也促进了Zynq技术的推广和应用。 ### 回答2： Zynq核心板是一种基于Xilinx Zynq系列SOC芯片的开发板，具有强大的处理能力和可编程逻辑资源。该板子具有的良好性能和灵活性使得它广泛应用于嵌入式系统开发和高性能计算等领域。 PCB是Printed Circuit Board的缩写，中文名为印刷电路板，它是电子产品中不可缺少的功能元器件之一。PCB制作需要按照设计要求将电子元件按照一定的位置和规律焊接在电路板上，完成电路的连接和传输。 CSDN是中文技术社区，提供了许多开发板的设计及应用技术的博客和相关教程。在CSDN中，我们可以分享并获取来自更广泛的技术领域的开发板设计经验和知识。 综合来看，Zynq核心板制作需要PCB设计来实现电子元件的布局和连接，并在CSDN等技术社区中分享知识和经验，以实现更全面的设计和优化。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值