如何优化电源系统？

随着5G技术的普及和工业应用的扩展，数据收集、传输和存储的需求迅速增长，推动了模拟信号处理器件性能极限的提升，有些甚至达到了每秒千兆采样。然而，这也带来了新的挑战，即如何优化信号链的电源系统，以确保信号的完整性和系统的高效运行。

一、电源噪声的接受度与管理

1. 电源噪声的灵敏度量化
优化信号链电源系统的第一步是了解模拟信号处理器件对电源噪声的敏感性。电源噪声对系统的动态性能有直接影响，主要通过电源调制比（PSMR）和电源电压抑制比（PSRR）进行表征。这两个指标用于衡量器件对电源噪声的抑制能力。PSMR和PSRR的高低虽然能反映电源抑制的有效性，但并不足以单独确定电源纹波的可接受范围。

通过结合PSMR和PSRR的测量值，设计者可以确定信号链中允许的最大电源噪声，从而在优化电源系统的同时，不降低模拟信号处理器件的动态性能。

2. 电源噪声对关键动态性能的影响
电源噪声的影响可以通过无杂散动态范围（SFDR）、信噪比（SNR）和相位噪声（PN）三个参数进行评估。

无杂散动态范围（SFDR）：SFDR表示载波信号与最高杂散信号的比值，电源噪声耦合到载波信号中会产生干扰杂散，从而降低SFDR。实验表明，当电源纹波在频谱中产生杂散时，SFDR可能会降低多达10 dB。

信噪比（SNR）：SNR是频谱内总噪声与载波信号之间的比值。电源噪声的存在会增加频谱内的噪声成分，导致SNR降低。例如，在某些测试中，1 MHz电源纹波导致SNR降低了5.1 dB。

相位噪声（PN）：相位噪声衡量信号频率的稳定性。电源噪声耦合到振荡器或本地振荡器（LO）的时钟中，会导致频谱中信号频率范围的扩大，从而增加相位噪声。通过优化电源噪声可以有效降低相位噪声的影响，提高信号处理的稳定性。

3. 电源电压抑制比（PSRR）与电源调制比（PSMR）
电源电压抑制比（PSRR）：PSRR表征了器件在一定频率范围内对电源噪声的抑制能力。通常，PSRR分为直流（DC）PSRR和交流（AC）PSRR。AC PSRR用于衡量器件在不同频率下对电源噪声的抑制能力。通过在电源引脚注入正弦波信号并观察其对输出频谱的影响，可以量化PSRR。

电源调制比（PSMR）：PSMR是指在使用射频（RF）载波信号时，器件对电源噪声的敏感性。PSMR测试通常通过在电源引脚注入正弦波纹波信号，观察其对载波信号的调制效果来进行。PSMR的测量结果可以帮助设计者确定允许的最大电源纹波水平，从而保证信号链的性能不会因为电源噪声而受到显著影响。

4. 确定最大允许电源纹波
PSMR的测量结果可以与器件的基准阈值结合，确定每个电源域的最大允许电压纹波。这一参数对于配电网络（PDN）的设计至关重要。例如，通过计算AD9175 DAC在不同载波频率下的PSMR，可以确定其最大允许纹波，进而指导PDN设计，以确保电源噪声不会超过这一阈值，从而影响信号链的动态性能。

二、高速数据转换器的电源优化

在高性能信号链中，电源纹波对高速数据转换器的影响尤为显著。优化配电网络（PDN）不仅能降低电源噪声，还可以改善系统的空间、成本和效率等方面的表现。

1. 噪声要求分析
在优化PDN之前，必须先了解高速数据转换器电源轨的噪声灵敏度。以AD9175高速数模转换器（DAC）为例，其1V和1.8V模拟电源轨在不同频率范围内的PSMR表现不同，1V模拟电源轨在低频区域更为敏感，而1.8V模拟电源轨在100 kHz至1 MHz范围内的开关转换器频率噪声影响更大。

2. 优化PDN设计
通过使用带有LC滤波器的低噪声开关稳压器，可以显著降低电源噪声对高速数据转换器的影响。例如，LT8650S Silent Switcher稳压器在SSFM模式关闭时的传导频谱输出表明，添加LC滤波器可以将开关纹波和谐波降至最大允许纹波阈值以下，从而确保AD9175 DAC的高性能输出。

高速模拟信号处理器件对电源噪声的灵敏度直接影响系统的动态性能。在设计信号链的电源系统时，了解并量化电源噪声的影响至关重要。通过设定最大允许电源纹波阈值，并采用适当的电源优化技术，可以确保配电网络的设计在不降低信号链性能的情况下，满足系统的功耗、成本和效率要求。

未来，随着技术的进一步发展，电源系统优化的需求将更加复杂。设计者需要不断创新，以应对信号链中更高性能、更高精度和更高集成度的挑战，确保在激烈的市场竞争中保持领先地位。