(FPGA中阻塞赋值(=)和非阻塞赋值(<=)的区别)
下面的链接是一个比较好的讲解
链接: link
总结而言:
1.在组合逻辑中二者没有本质区别
2.在时序逻辑中,阻塞赋值是生成一条线,非阻塞赋值是生成一个触发器
3.建议在时许逻辑中用非阻塞赋值,在组合逻辑中用阻塞赋值
另外的阻塞的含义:
在我看来就是输入无信号,能否输出。能输出就是非阻塞(JK触发器),不能输出就是阻塞(导线)。
总结而言:
1.在组合逻辑中二者没有本质区别
2.在时序逻辑中,阻塞赋值是生成一条线,非阻塞赋值是生成一个触发器
3.建议在时许逻辑中用非阻塞赋值,在组合逻辑中用阻塞赋值
另外的阻塞的含义:
在我看来就是输入无信号,能否输出。能输出就是非阻塞(JK触发器),不能输出就是阻塞(导线)。