DDR2 SDRAM 与 DDR SDRAM 区别

已于 2024-10-17 15:14:29 修改
阅读量1.1k 收藏 25
点赞数 29
分类专栏： 接口协议 # SDRAM 文章标签： fpga开发 DDR2 SDRAM
于 2024-08-14 16:23:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38695100/article/details/141194126
版权

目录

DDR2 SDRAM 与 DDR SDRAM 区别

前言

本文通过对比两款镁光 DDR2 SDRAM 和 DDR SDRAM 芯片（型号分别为：MT47H128M16RT、MT46V32M16）手册来对比 DDR2 SDRAM 与 DDR SDRAM 的区别。

注：后文 DDR SDRAM 简称为 DDR，DDR2 SDRAM 简称为 DDR2。

概述

DDR2 与 DDR 最大区别在于接口时钟提升为 DDR 接口时钟的两倍，同时为了保证数据在高速时钟下传输的正确性，做了些其他的变化，总结如下：

  1. 接口时钟频率变为内核时钟频率的 2 倍，随之预取变为 4 倍，突发长度是预取整数倍，只支持 4 和 8
  2. 最大内核时钟由 200 MHz 提升至 266.67MHz
  3. 数据选通信号改为差分信号（为提高数据传输的稳定性）
  4. bank 个数由 4 个变为 8 个，相应 bank 地址信号位宽变为 3 bit（增加 1 位）
  5. CL 的值增加了，并且在发出行激活命令后，可以在下个时钟上升沿直接发出读、写指令，相当于将读写指令提前，早点空出地址线，避免因为总线冲突引起的延时。但激活指令之后的延时仍然存在的，由附加潜伏期 AL 替代，所以读潜伏期等于 AL+CL，写潜伏期等于 AL+CL-1
  6. 增加了 OCD 校准技术，确保 DQ 与 DQS 数据传输的准确性
  7. DDR2 把 DDR 设计中 PCB 上的终端电阻引入到芯片内部，从而简化 PCB 的设计

结构框图

在这里插入图片描述

DDR SDRAM 开始采用双沿传输数据，为了提高传输数据的速率，先后推出了 DDR-200、DDR-266、DDR-333、DDR-400，后面的数字表示数据传输速率，分别对应接口时钟频率 100MHz、133MHz、166MHz、200MHz。

当 DDR 速度提升到 200MHz 后，人们发现由于温度等因素的影响，导致 DDR 内部时钟的频率不能再提高了。但 PC 的发展需要更快读写速率的内存芯片，既然内核时钟频率不能继续提高，那就保持 200MHz 不动，提高 IO 端口的时钟频率，使得 IO 端口的时钟频率变为内核时钟频率的 2 倍，同时内部传输的数据位宽增加 2 倍，从而实现数据传输速率翻倍，这就是 DDR2 的设计思路。

从上两个结构框图可以看出，忽略容量大小，主要区别如下：

  1. 内部数据传输位宽变为接口数据位宽 4 倍，即 4 倍预取
  2. 数据选通信号 DQS 变为差分信号
  3. bank 个数由 4 个变为 8 个，相应 bank 地址信号位宽变为 3 bit（增加 1 位）
  4. DDR2 把 DDR 设计中 PCB 上的终端电阻引入到芯片内部，从而简化 PCB 的设计

模式寄存器

  1. 突发长度只支持 4/8

  2. CAS 延迟变长，支持 3/4/5/6/7 个周期，不支持半个时钟周期延迟

  3. 增加 Write Recovery（写恢复延迟）设置

    • 用于设置自动预充电的写操作写完最后一个数据到自动执行预充电命令间的延时

    • WR（cycles）= ROUNDUP { tWR (ns) / tCK (ns)}，向上取整

在这里插入图片描述

  • 较低的 tWR 可以提高系统性能，但可能导致数据未完全正确写入内存单元，就发生了预充电操作，导致数据的丢失和损坏。

在这里插入图片描述

扩展模式寄存器

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

RDQS

用于 x8 的 DDR2 芯片的读操作，时序和作用同 DQS，但写操作该信号忽略

On-Die Termination (ODT)

终端电阻为了吸收 DQS、RDQS、DQ 和 DM 信号的余波，防止这些信号在电路上形成反射，进而增强信号完整性。（涉及到信号完整性分析）

电阻值 RTT 取值：50Ω，75Ω，150Ω

Off-Chip Driver (OCD) Impedance Calibration

OCD 的主要作用在于调整 I/O 接口端的电压，来补偿上拉与下拉电阻值，从而调整 DQS 与 DQ 之间的同步确保信号的完整与可靠性，目的是让DQS与DQ数据信号之间的偏差降低到最小。
在这里插入图片描述

Posted CAS Additive Latency (AL)

  • 之前激活命令之后需要等待 tRCD 后才能发出读写命令，增加 AL 延迟后，读写命令可以在激活命令下个时钟周期发出，只是读写命令提前发出了，但是激活后 tRCD 延时仍然存在
  • AL + CL -1 为写入潜伏期，即发送写命令到写第一个数据的时间
  • AL + CL 为读取潜伏期，即发送读命令到第一个数据读出的时间

在这里插入图片描述

SRT

如果温度超过 85°C，bit7 必须为 1，以便提供更快的刷新率

在这里插入图片描述

时序

初始化时序

图释：

  1. CKE 置位后，至少等待 400ns 才能发起所有 bank 预充电命令

  2. 设置 EMR2 扩展模式寄存器的 bit7（其余保留 0 ），如果温度超过 85°C，bit7 必须为 1，以便提供更快的刷新率

  3. 设置 EMR3 扩展模式寄存器全为 0，因为该扩展寄存器为保留寄存器

  4. 设置 EMR 扩展模式寄存器 bit 0 为 1，使能 DLL，其余设置为 0（该步骤只为了使能 DLL）

  5. 设置 MR 模式寄存器 bit8 为 1，复位 DLL（复位后需要 200 个时钟周期才能 lock DLL）

  6. 设置 MR 模式寄存器其他参数，同时 bit8 设置为 0（不复位 DLL）

  7. 设置 EMR 扩展模式寄存器其他参数，同时使能 OCD 功能（bit9-7 = 111）

  8. 设置 EMR 扩展模式寄存器其他参数，同时退出 OCD 功能（bit9-7 = 000）

  9. 初始化完成，等待 200 个时钟周期后即可正常操作（从复位 DLL 开始计算，即图释 8）

在这里插入图片描述

读写时序

在这里插入图片描述

附件一：DDR2 SDRAM 状态跳转图

在这里插入图片描述

附件二：DDRx SDRAM 参数对比

在这里插入图片描述

FPGA的花路
关注
专栏目录
DDR SDRAM技术总结
12-26
介绍DDR SDRAM的一些概念和难点，主要结合上一篇SDRAM的介绍加以对比，同时着重讲解主流DDRⅡ技术，最后结合硬件设计提出一些参考
DDR2 SDRAM 操作时序规范 中文版
01-20
DDR2 SDRAM（Double Data Rate Second Synchronous Dynamic Random-Access Memory）是一种先进的内存技术，它在数据传输速率和功耗管理方面比其前身DDR SDRAM有所改进。DDR2 SDRAM的核心在于它的双倍数据速率特性，...
DDR2 SDRAM 和嵌入式系统zz
autoca的专栏
08-30 2682
发信人: gdtyy (gdtyy), 信区: Embedded标  题: DDR2 SDRAM 和嵌入式系统发信站: 水木社区 (Mon Jun 25 23:34:35 2007), 站内                                     DDR2 SDRAM 和嵌入式系统                                    2006/04/08  a
SDRAM DDR DDR2 的区别
weixin_33853794的博客
09-17 258
SDRAM SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。 SDRAM从发展到现在已经经历了四代，分别是：第一代SDR...
DDR3 SDRAM 与 DDR2 SDRAM 区别
最新发布
ToFPGA的博客
08-14 996
本文通过对比两款镁光 DDR3 SDRAM 和 DDR2 SDRAM 芯片（型号分别为：MT41J128M16HA、MT47H128M16RT）手册来对比 DDR3 SDRAM 与 DDR2 SDRAM 的区别。
DDR2 SDRAM
一步一个脚印
12-12 678
DDR2 SDRAM　　DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线
支持Altera Stratix II的DDR2 SDRAM接口开始提供
11-28
Altera与Northwest Logic宣布为Altera的高密度Stratix II与Stratix II GX FPGA，提供经过硬件验证的667-Mbps DDR2 SDRAM接口，这个接口结合了Altera的自动校准DDR2 PHY与Northwest Logic的全功能DDR2 SDRAM控制器...
赛灵思推出首款667Mbps的DDR2SDRAM接口解决方案
11-27
赛灵思(Xilinx)在内存接口技术领域取得了一项重大突破，推出了首款基于Virtex-4 Field Programmable Gate Array (FPGA)的667Mbps DDR2 SDRAM接口解决方案。这一创新设计不仅实现了FPGA业界最高的带宽，还确保了极高...
三星新开发出70nm工艺DDR2 SDRam存储芯片
11-26
三星电子在存储芯片技术上取得了重大突破，他们成功开发出全球首款使用70纳米工艺制造的512Mb DDR2 SDRAM（双倍数据速率同步动态随机存取内存）存储芯片。这一创新不仅代表了微处理器技术的最新成就，而且在存储芯片...
如日中天的DDR SDRAM基本原理详细介绍
07-22
如日中天的DDR SDRAM基本原理详细介绍
SRAM、DRAM、SDRAM、DDR、DDR2、DDR3
weixin_30333885的博客
06-13 495
RAM可分为SRAM（Static RAM/静态存储器）和DRAM（Dynamic RAM/动态存储器）。SRAM是利用双稳态触发器来保存信息的，只要不掉电，信息是不会丢失的。SRAM存储元件所用MOS管多，占硅片面积大，因而功耗大，集成度低；但因为采用一个正负反馈触发器电路来存储信息，所以只要直流供电电源一直加在电路上，就能一直保持记忆状态不变，所以无需刷新。也不会因为读操作而使状态发生改变，特...
DDR SDRAM
weixin_45814501的博客
07-20 185
DDR SDRAM
FPGA-DDR，DDR2,DDR3,SDRAM比较区别
weixin_48587318的博客
10-30 390
DDR，DDR2,DDR3,SDRAM比较区别 最近在学习fpga，一些小概念可以看看~转载自个人图书馆 http://www.360doc.com/content/12/1217/19/6973384_254623429.shtml
DDR2/3 SDRAM学习笔记
不想秃发的博客
03-24 4119
Dq(数据总线）与Dqs(时钟信号）构成随路时钟。在Dqs上升或下降沿翻转Dq数据总线信号。注意：dq与dqs为双线信号。两个信号都由发送方发送。dqs为数据同步信号。ODT引脚：片上终端电阻，数据线接上拉电阻。
DDR SDRAM的一个小介绍
weixin_48956120的博客
07-20 1417
DDR4、组成结构，容量计算，接口数据传输，ODT，数据翻转DBI
DDR基础系列-SDRAM
sqzjiayou的博客
03-25 974
与预充电不同的时，刷新操作是一个定时的操作，间隔一段时间后，必须执行一次。FPGA内部的RAM存储资源很少，当我们需要存放大量数据时（如缓存一帧摄像头的图像、缓存以太网下发的大量数据等等），内部RAM的空间不够。模式寄存器（Mode Register），主要设置SDRAM的写操作模式，CAS潜伏期，地址模式、突发长度。通过输出不同的数值，SDRAM可以执行不同的指令。读操作：在输入完列地址并且为读操作之后，等待一个读潜伏期（CL）后，SDRAM输出读数据，读数据突发个数与模式寄存器中设置的突发长度有关。
DDR，DDR2,DDR3,SDRAM比较区别
tronteng的专栏
12-27 6896
文章转至：http://baike.baidu.com/view/808675.htm   人们习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM。 　　DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA的花路

你的鼓励是我最大的创作动力！

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值