第十一节课

 

 命令和数据存在左边预存,等时间到了,存入右边的axi总线,成功后sdp...complete 输出为1

100次传输:

前99次:post writer  只写入左边FIFO,等待

最后一次:non post write  写到右边才算完成

1.设计内部总线并通过访存模块转换为axi高速总线   2. 设计总裁,选择数据通道,并标志ID号


第十一节课:分析访存模块代码

    

1.rd_req_vld:读命令通道   2.rd_resp_vld:读数据通道

写通道:由于命令和数据共享一个通道需要多一位 表示是命令还是数据


4个读命令写入4个队列,当队列里有东西就请求总线

 

 

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值