数字集成电路设计-16-关于AXI协议

引言

AXI协议有可能是我们平时电路设计时经常遇到的一个协议，也是一个不错的协议，本小节我们就来熟悉一下。

乍一看，AXI协议的信号众多，眼花缭乱，容易发蒙。但其实其基本思想很简单。只要掌握以下几点：

1，valid/ready协议

axi协议是典型的基于valid/ready协议的总线协议。
valid/ready协议的优势就是master和slave的相对独立性比较好。
对于一次传输，作为master的发起方不用检查salve是否准备好，就可以将传输内容放到总线上；
同样对于接收方的slave来说，只要可以接收新的数据，就可以将ready信号放到总线上，也不用等待master发起传输。
valid/ready协议可以有效的将master和slave解耦合，也可以有效地减少‘传输握手’的开销。
这和一般的‘request/ack’串行协议不同。比如，AHB,APB,wishbone等片内总线协议。
由于valid/ready协议有上述优势，所以在实际的数字设计时被普遍采用，不仅用于片内总线，各个模块之间的数据交换，也可以采用valid/ready协议。
关于valid/ready协议，有一篇论文可以参考：
E