关于为什么AXI协议会单独给write response一个channel的一点想法

最新推荐文章于 2023-01-06 20:34:40 发布
最新推荐文章于 2023-01-06 20:34:40 发布
阅读量1.3k 收藏 3
点赞数 1
分类专栏： Digital IC Design 文章标签： arm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42856481/article/details/120743154
版权
本文探讨了AXI协议中为何为写操作设立单独的响应通道。主要观点是，虽然读操作可以通过数据乱序返回实现乱序完成，但写操作需要确保响应与数据接收顺序无关以实现乱序完成。通过为写操作提供独立的response channel，并结合ID和握手信号，协议可以支持更灵活的完成顺序，从而提高系统性能。
摘要由CSDN通过智能技术生成

关于为什么AXI协议会单独给write response一个channel的一点想法

协议中说AXI的主要特征之一是out-of-order transaction completion，如果这个重点是完成的顺序的话，也就是master得到响应算完成，解释如下

读操作确实是这样，因为数据本来就可以乱序，所以response随着读数据返回就达到了乱序完成的效果。

但是写不一样，写的时候如果接收数据是按照发送的顺序接收的，这个时候如果在接收的时候就返回response，就不是乱序完成了，而给response单独一个通道并赋予ID和握手信号，乱序完成就可以实现了

个人想法，不一定对，欢迎探讨

听见你说
关注
  • 1
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
详解AXI4-Full接口（1）--什么是AXI4-Full接口？
孤独的单刀
11-24 1万+
通过本文您会学到：什么事AXI-Full总线？
AXI总线学习-------从零开始详细学-------------连载（10）读写响应
gegeBaby的博客
11-20 4545
AXI总线学习连载（10） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是...
AXI协议详解(7)-响应信号
zj907638274的博客
10-30 4633
本章描述了 AXI 读写事务中的四个从响应。
AXI协议
SummerXRT的博客
09-13 4323
前言 AXI是一个并行总线，其主要特点包括： 读写通道分离； 支持多次对数据操作的请求（multiple outstanding address），一般支持8、16、32个outstanding； 写地址和数据之间不是严格的先地址再数据，有些可能是先数据再地址； 支持不对齐的数据传输； 支持乱序访问； burst传输时不需要像AHB那样每笔传输都指定它的burst类型和地址，只需要指定首地址和对应的属性； channel signals AXI 有5个通道，包括Write Address Channel
AXI协议之读写命令保序
W1Z1Q的专栏
09-08 1万+
总的保序模型(Definition of the ordering model)： 为了提高总线数据传输带宽和利用率，AXI协议中masters可以outstanding传输，那么当多笔传输发生时，就需要保证每一笔都能按照预期的顺序来完成操作。AXI中当发生如下情况时，AXI必须做到保证先后顺序，即先发送的必须先到达目的地(device or memory)，也先...
AMBA 总线协议-AXI 协议
最新发布
CSDN我告诉你
01-06 1736
在握手过程中，还会用到 LAST 信号。为了防止死锁发生，信号之间要遵循一些规矩，举例来说，如上面提到的 READY 信号依赖 VALID 信号，但是 VALID 信号不能根据 READY 信号来判断是否数据已准备好，否则将会造成死锁。这里也体现了双向流控机制，发送方的 VALID 信号只要置高，再握手完成之前都不能置低，必须等到接收方 READY 信号置高。AXI 协议是基于 Burst 的，地址结构里声明了一些传输过程中需要的信号，如起始地址，burst 传输长度，传输模式等等。
AXI协议学习笔记
Learning & sharing
05-27 1700
AXI协议总结 全局信号：ACLK, ARESETN. 其中ARESETN必须同步释放。 基本握手信号：VALID/READY。 发送方（source）将VALID置位表示数据有效，接收方（dest）将READY置位表示数据可以被接收。当VALID/READY都为高时，数据有效。 图A3-2~图A3-4显示了几种常见的时序。 但是并不推荐默认将READY置0，因为会浪费一个CLK。（判断VALID并拉高READY耗费一个CLK，source判断READY为高又要一个CLK， 这种情.
AXI总线协议中文版
03-29
在AXI总线协议中，规定了5个通道：read address channel、write address channel、read data channel、write data channel和write response channel。每个通道都是单向的，其中读事务和写事务都有它们自己的地址通道...
AXI总线协议相关解读
06-22
他给每一个通过接口的事务一个 ID tag。协议要求相同 ID tag 的事务必须有序完成，而不同 ID tag 可以乱序完成。 AXI 协议的信号描述包括： * 全局信号信号源描述 * 写地址通道信号 * 写数据通道信号 * 写响应通道...
AMBA AXI协议资料
05-03
AXI（Advanced eXtensible Interface）是AMBA架构中的一个关键协议，为高速数据传输提供了一种标准接口。AXI协议分为多个版本，包括AXI3、AXI4以及AXI4-Lite，适用于不同的设计需求。 AXI3是AXI协议的一个早期版本...
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议
10-28
- 一个写响应(response)必须跟在最后一个传输单元(transfer)之后，它是一个写操作的一部分； - 读数据必须跟在读地址之后； - 握手信号必须满足上述三种握手机制。 #### 四、AXI4读写交互依赖关系 - **读交互**：...
AXI笔记
XY_Chang的博客
07-21 1765
一、握手机制 VALID/READY 握手机制 AXI 总线共有 5 个独立的通道，分别为写地址、写数据、写回应、读地址、读数据通道。5 条通道相互独立，有一些细小的差别，但共同使用一套握手机制：VALID/READY 机制，来实现信息的传递。作为一种双向流控机制，VALID/READY 机制可以使发送接收双方都有能力控制传输速率。 在握手机制中，通信双方分别扮演发送方(Source)和接收方（Destination），两者的操作（技能）并不相同。 发送方置高 VALID 信号表示发送方已经将数据，地址..
AXI协议详解
qaunmhh的博客
07-17 1万+
AXI总共分为5个通道，写地址，写数据，写应答，读地址，读数据（读应答在读数据中体现）特点独立的地址数据通道，通道传输为单方向。可同时做数据读写。有三种传输模式，地址固定（fixed），地址等量增加（incr），地址等量增加循环（wrap）.........
AMBA总线-结合axi-vip对axi4协议的理解2
juvenilexhq的博客
09-18 690
wait_for_address_valid任务主要是等aw通道或者ar通道的valid信号；需要注意的是，这里分析需要把sample address任务和write_data_monitor_thread任务中的get_write_data_store任务一起分析。接下来看write_data_monitor_thread，整个任务主要执行的内容就是：（1）等写数据的valid（2）store为null的时候，拿store，也就是前面框架图中的任务（3）等ready信号（4）采集写数据。
AXI总线整理总结
tristan_tian的博客
04-19 2万+
AXI总线 一、Definition 嵌入式系统是当今计算机工业发展的一个热点，随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大的、完整的系统，这就是我们通常所说的片上...
AXI总线概述
热门推荐
bleauchat的博客
07-24 3万+
AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA3.0中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。 AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。 AXI4.0-lite是AXI的简化版本，ACE4....
AXI总线（top）
简单同学
06-18 9398
AXI总线是一种基于burst的传输总线，适合用在high-bandwidth和low-latency的场景，大致分为5个通道： read address read data write address write data write response AXI总线支持： 1)unaligned data transfer，包括SIZE的对齐和Wrap Burst的对齐; 2)Bur...
AXI4与AXI3的区别
IC小白_calvin
07-12 1万+
1.burst length AXI4对burst length进行了扩展：AXI3最大burst length是16 beats,而AXI4支持最大到256 beats，但是仅支持INCR burst type超过16 beats，exclusive access也不能超过16beats;。但是根据经验来讲各家公司好像也没太遵循这个规则，很多AXI3的IP awlen/arlen的位宽是多
AXI总线(一)
weixin_44957838的博客
03-25 444
文章目录AXI协议和AXI协议定义基础事务信号描述主从设备握手过程通道间的关系握手信号之间的依赖性 AXI协议和AXI协议定义基础事务 AXI总线五根线，read address、write address、read data、write data、write response。每根线都是单向的。 读写事务都有地址和控制信息在地址通道，描述被传输的数据性质。 读写事务结构图如下： 5 条独立的通道都包含一个信息信号和一个双路的 VALD、READY 握手机制。 信息源通过 VALID
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值