- 博客(6)
- 收藏
- 关注
RSS订阅原创 【SV LAB5】Synposys SystemVerilog数字验证实验笔记
systemverilog已经成为了目前最主流的数字设计验证语言，SV语言具有面向对象编程（OOP)特性，具备丰富的软硬件接口与数据结构，且支持并行多线程仿真，本文以Synopsys公司推出的SV验证实验中的Lab 5为例，将该lab中涉及到的Systemverilog用于验证中的重要特性与工具进行梳理与解读。
2022-12-06 10:54:02
843
原创 数字集成电路：CMOS反相器（一）静态特性
反相器，顾名思义，在逻辑上起到的是取反作用，而在CMOS集成电路中，反相器由两个互补的晶体管NMOS+PMOS组成，反相器也是最基础的数字逻辑门之一，理解反相器的特性，是探究更加复杂的数字逻辑电路的基础，本节将从CMOS反相器的静态特性出发，来引出这一部分的内容。...
2022-07-18 23:01:52
5157
原创 数字集成电路：MOS管器件章（二）
我们知道，RC参数是决定一个门电路的延时特性的主要因素，对于MOS管来讲，在开关模型下，电阻R基本上可以视作一个常量的导通电阻Ron，而对于电容值C，则需要建模分析不同工作区的具体值，本篇主要分析MOS管的电容值。...
2022-07-18 19:04:32
2578
原创 数字集成电路：MOS管器件章（一）
本节以伯克利开源课程EE141的材料为基础，尽量用形象的语言和描述来描述一个底层MOS管的工作原理，而非简单的罗列公式，希望能够帮助大家温故知新。
2022-07-15 01:15:55
1885
原创 RISC-V工具链编译笔记
RISC-V指令集由于其开源而精简的优点，目前正在越来越广泛地在业界中使用。本文以一个开源项目蜂鸟E200 RISC-V SoC为例，分析整理了该项目中自测试用例的测试方法与过程，希望可以给同样在探究学习RISC-V的小伙伴们一些帮助。...
2022-07-10 22:35:12
1510
2
原创 数字芯片的面积优化：第三届“华为杯”研究生创芯大赛数字方向上机题1详解
在数字芯片的设计过程中，功耗，性能，面积，即Power, Performance, Area (PPA)，是设计者最为关注的三个指标之一。这三个指标往往是互相取舍的关系，好的设计应该在三者之间取得平衡。但是在一些特殊场景下，我们可能会针对某一个指标进行优化，以满足场景的特定需求，如在移动端设备上追求极致的低功耗，在成本敏感的环节追求极致的小面积。这里，我们采用“华为杯”研究生创芯大赛中的一个上机题来说明数字芯片中对面积的一些优化手段。......
2022-06-30 23:21:21
3217
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人