虚拟内存RISC-V

最新推荐文章于 2024-03-06 00:56:58 发布
最新推荐文章于 2024-03-06 00:56:58 发布
阅读量2.7k 收藏 17
点赞数 3
分类专栏： IC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43403350/article/details/116401743
版权

文章目录

前言

早期，提出虚拟内存的主要动机有两个：允许在多个程序之间高效地共享内存；消除小而受限的主存容量对程序设计造成的影响（即用户程序可能会超出内存容量的内存）。现在，第一条变成主要设计动机。为了更加高效地管理内存并且减少出错，现代系统提供了一种对主存的抽象概念，叫做虚拟内存（VM）。虚拟内存是硬件异常、硬件地址翻译、主存、磁盘文件和内核软件的完美交互，它为每个进程提供了一个大的、一致的和私有的地址空间。

一、虚拟内存三个重要功能？

  • 它将主存看成是一个存储在磁盘上的地址空间的高速缓存，在主存中只保存活动区域，并根据需要在磁盘和主存之间来回传送数据，通过这种方式，高效的使用了主存。(主存也可以为通常由磁盘实现的辅助存储器充当"cache")

  • 它为每个进程提供了一致的地址空间，从而简化了内存管理。

  • 它保护了每个进程的地址空间不被其他进程破坏。

二、物理和虚拟寻址

1.物理寻址

计算机系统的主存被组织成一个由M个连续的字节大小的单元组成的数组。每个字节都有一个唯一的物理地址（physical address, PA）。第一个字节的地址为0，接下来的字节地址为1，依此类推。CPU访问内存的最自然的方式就是使用物理地址。称这种方式为物理寻址。

2.虚拟寻址

使用虚拟寻址，cpu通过生成一个虚拟地址（Virtual Address， VA）来访问主存，这个虚拟地址在被送到内存之前先转换成适当的物理地址。将一个虚拟地址转换为物理地址的任务叫做地址翻译（address translation）。就像异常处理一样，地址翻译需要cpu硬件和操作系统之间的紧密合作。cpu芯片上叫做内存管理单元（Memory Management Unit, MMU）的专用硬件，利用存放在主存中的查询表来动态翻译虚拟地址，该表的内容由操作系统管理。

3.虚拟内存作为缓存的工具

虚拟内存被组织为一个由存放在磁盘上的N个连续的字节大小的单元组成的数组。每字节都有一个唯一的虚拟地址，作为到数组的索引。磁盘上数组的内容被缓存在主存中。和存储器层次结构中其它缓存一样，磁盘（较低层）上的数据被分割成块，这写块作为磁盘和主存（较高层）之间的传输单元。VM系统通过将虚拟内存分割为虚拟页的大小固定的块来处理这个问题。
在任意时刻，虚拟页面的集合都分为三个不相交的子集：

  • 未分配的，VM系统还未分配的页，未分配的块没有任何数据和它们相关联，因此也就不占任何磁盘空间。
  • 缓存的，当前已缓存在物理内存中的已分配页。
  • 未缓存的，未缓存在物理内存中的已分配页。

三、基于页面的虚拟内存

S模式提供了一种传统的虚拟内存，它将内存划分为固定大小的页来进行地址转换和对内存内容的保护。启用分页的时候，大多数地址（包括load和store的有效地址和PC中的地址）都是虚拟地址，要访问物理内存，它们必须被转换为真正的物理地址，通过遍历页表的高基数树实现。页表中的叶节点指示是否已经被映射到了真正的物理页面，如果是，则指示了那些权限模式和通过哪种类型的访问可以操作这个页。访问未被映射的页或访问权限不足会导致页错误异常（page fault exception）。

1.页表

同任何缓存一样，虚拟内存系统必须有某种方法判定一个虚拟页是否缓存在DRAM中的某个地方。如果是，系统还必须确定这个虚拟页存放在那个物理页中。如果不命中，系统必须判断这个虚拟页存放在磁盘的那个位置，在物理内存中选择一个牺牲页，并将虚拟页从磁盘复制到DRAM中，替换这个牺牲页。这些功能由软硬件联合提供，包括操作系统软件、MMU中的地址翻译硬件和一个存放在物理内存中的页表（page table）结构，页表将虚拟页映射到物理页。每次地址翻译硬件将一个虚拟地址转换为物理地址时，都会读取页表。操作系统负责维护页表的内容，以及在磁盘与DRAM之间来回传送页。

页表就是一个页表项（page table entry, PTE）的数组。虚拟地址空间中的每个页在页表中一个固定偏移量处都有一个PTE。根据PTE中的有效位判断，表明该虚拟页当前是否被缓存在DRAM中。如果设置了有效位，那么地址字段就表示DRAM中相应的物理页的起始位置，这个物理页中缓存了该虚拟页。如果没有设置效位，那么一个空地址表示这个虚拟页还未被分配。否则，这个地址就指向该虚拟页磁盘上的起始位置。

2.RISC-V分页方案

RISC-V的分页方案以SvX的模式命名，X是以位为单位的虚拟地址的长度。

  • RV32的分页方案Sv32支持4GiB的虚址空间，这些空间被划分为2^10 个4KiB大小的基页（分页的基本单位）。因此，Sv32的页表是基数为2 ^10的两级树结构（两级页表查找）。页表中每个项的大小是四个字节，因此页表本身的大小是4KiB。页表的大小和每个页的大小完全相同，这样的设计简化了操作系统的内存分配。

  • RV64支持多种分页方案，Sv39使用和Sv32相同的4KiB大的基页。页表项的大小变成8个字节，所以它们可以容纳更大的物理地址。为了保证页表大小和页面大小一致，树的基数相应地降到2 ^9,树也变为三层（三级页表查找）。Sv39的512GiB地址空间划分为2 ^9个1GiB大小的吉页。每个吉页被进一步划分为2 ^9个巨页。在Sv39中这些巨页大小为2MiB，比Sv32中略小。每个巨页再进一步分为2 ^9个4KiB大小的基页。

  • 其他RV64分页方案只是向页表添加更多级别。Sv48与Sv39几乎相同，但其虚拟地址空间大2 ^9倍，页表更深一层（四级页表查找）。

3.分页系统控制

S模式控制状态寄存器satp（Supervisor Address Translation and protection, 监管者地址转换和保护）控制了分页系统。satp有三个域。MODE域可以开启分页并选择页表级数，ASID（Address Space Identifier, 地址空间标识符）域是可选的，它可以用来降低上下文切换的开销。最后，PPN字段保存了根页表的物理地址，它以4KiB的页面大小为单位。通常M模式的程序在第一次进入S模式之前会把零写入satp以禁用分页，然后S模式的程序在初始化页表以后再次进行satp寄存器的写操作。
在这里插入图片描述

当在satp寄存器中启用了分页时，S模式和U模式中的虚拟地址会以从根部遍历页表的方式转换为物理地址。satp.PPN给出了一级页表的基址，最终计算出实际访问的物理地址。随后处理器会进行物理内存的访问。

如果所有取指，load和store操作都导致多次页表访问，那么分页会大大降低性能，所有现代的处理器都用地址转换缓存（TLB，Translation Lookaside Buffer）来减少这种开销。为了降低这个缓存本身的开销，大多数处理器不会让它时刻与页表保持一致。这意味着如果操作系统修改了页表，那么这个缓存会变得陈旧而不可用。S模式添加了一条指令来解决这个问题。sfence.vma会通知处理器，软件可能已经修改了页表，于是处理器可以相应地刷新转换缓存。它需要两个可选的参数，这样可以缩小缓存刷新的范围。一个位于rs1，它指示了页表哪个虚址对应的转换被修改了；另一个位于rs2，它给出了被修改页表的进程的地址空间标识符（ASID）。如果两者都是X0，便会刷新整个转换缓存。

4.虚址到物理地址的转换算法

  • Sv32：1.satp.PPN给出了一级页表的基址，VA[31:22]给出了一级页号，因此处理器会读取位于地址（satp.PPN*4096+VA[31:22]4）的页表项。
    2. 该PTE包含二级页表的基址，VA[21:12]给出了二级页号，因此处理器读取位于地址（PTE.PPN    4096+VA[21:12]4）的页节点页表项。
    3. 叶节点页表项的PPN字段和页内偏移（原始虚址的最低12个有效位）组成了最终结果：物理地址就是（leafPTE.PPN    4096+VA[11:0]）。
    在这里插入图片描述
  • Sv39:27bitVPN通过三级页表转换为44bit的PPN，12bit页偏移量不需要翻译。Sv39页表包含512个PTE，每个PTE8个字节。
    在这里插入图片描述
  • Sv48：36bit VPN通过四级页表转换为44bit的PPN，12bit的偏移量不需要翻译。
    在这里插入图片描述
P&Q-on the way
关注
  • 3
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
10.3 自制操作系统: risc-v Supervisor寄存器satp
Do one thing at a time, and do well.
04-11 3485
satp 全称 Supervisor Address Translation and Protection Register supervisor模式下的地址翻译和保护寄存器 satp是一个SXLEN-bit 读写寄存器，控制s-mode下地址转换和地址保护。格式如下： 此寄存器保存root page table的物理地址编号(PPN)，例如supervisor物理地址被分割为4KiB; 地址空间标识符(ASID)，方便在每个地址空间的基础上进行地址转换。 MODE字段，选择当前的地址.
10.4 自制操作系统: risc-v 虚拟内存系统
Do one thing at a time, and do well.
04-12 2961
Sv32 全称： Page-Based 32-bit Virtual-Memory Systems 当Sv32是被写入到satp.MODE时，s-mode是在一个32-bit的虚拟内存系统。在这种模式下，supervisor和user虚拟地址通过遍历基树页表转换为supervisor物理地址。 当 SXLEN=32 时支持 Sv32，并且旨在包含足以支持现代基于 Unix 的操作系统的机制。 Addressing and Memory Protection （寻址和内存保护） Sv32 实现支持
RISCV MMU 概述
pwl999的博客
03-20 6047
1. 背景简介 Linux 内存管理包含很多内容，主要知识点可以参考 Linux Mem。本文只描述其中的一个知识点 Paging and MMU。 本文以全志 D1 为例，包含了平头哥出品的一颗 Riscv64 的 CPU IP-Core，代号 C906。具体手册可以参考 C906 用户手册。 2. X86_64 同样是 64bit cpu，x86_64 支持 48bit 和 57bit 两种线性地址模式，分别对应 4level 和 5level mmu 映射： 线性地址 mmu 层级 Linu
warp-v：WARP-V是用TL-Verilog编写的开源RISC-V CPU内核生成器
02-10
您可以根据自己的需要调整开源RISC-V核心IP！ 总览 WARP-V是用TL-Verilog编写的开源CPU核心生成器，支持RISC-V和MIPSI。它是一种演示和探索工具，可以利用新兴的“事务级设计”方法实现灵活性。 它可以实现单级低功耗微控制器或中型7级CPU。 甚至指令集体系结构（ISA）都是可配置的。 WARP-V是一个不断发展的CPU组件及其各种组成的库。 它由有兴趣通过开源硬件和革命性设计方法改变硅产业的社区推动。 WARP-V仅包含CPU核心逻辑，而当前不支持虚拟内存，高速缓存或IO。 在持续集成测试中，使用开源工具对RISC-V实现进行了正式验证。 快速链接 探索WARP-V WARP-V是最容易在Makerchip中进行探索的。 您可以： 。 刊物 Steve Hoover，“管道RISC-V”，Udemy 2018， Steve Hoover，“克服RTL”，DA
RISC-V 32架构实践专题七（从零开始写操作系统-内存管理）
最新发布
weixin_53479532的博客
03-06 697
完成串口初始化后，接下来将实现一个简单的内存分配器以页大小为单位来进行内存的分配管理。我们将此内存分配器命名为rv内存分配器。
riscv-sodor:risc-v isa的教育微体系结构
05-01
关于Sodor处理器系列 注意：此已更新为可与 SoC Generator一起使用。 有关Sodor的旧的独立版本（已不再维护），请参见 。 图表： 更多文档： 下游开发： 此仓库已汇总在一起，以演示许多用编写的简单整数管道： 1级（本质上是ISA模拟器） 2级（展示凿子中的流水线） 3级（使用顺序存储器；同时支持哈佛和普林斯顿版本） 5级（可以在完全旁路或完全互锁之间切换） 基于“总线”的微编码实现 所有内核都实现了RISC-V 32b整数基本用户级ISA（RV32I）2.0版。 所有内核均不支持虚拟内存，因此仅实现Privileged ISA v1.10的计算机级别（M模式）。 所有处理器都与简单的暂存器（异步，单周期）通信，而没有后备外部存储器（3级是例外-它的暂存器是同步的）。 程序通过JTAG或TSI，暂存器3端口存储器（指令，数据，调试）加载。 设置
DBT-RISE-RISCV:基于DBT-RISE的指令集模拟器，实现RISC-V ISA
05-24
DBT-RISE-RISCV 基于DBT-RISE的，实现RISC-V ISA的指令集模拟器的核心。 该项目位于 。 此存储库仅包含RISC-V ISS的代码，并且只能与DBT_RISE一起使用。 使用此ISS的完整VP可以在上找到，该模型为控制无刷直流（BLDC）电机的SiFives FE310建模。 该库提供了构建RISC-V ISS的基础结构。 库的当前部分是遵循“ RISC-V指令集手册第一卷：用户级ISA”的2.2版的以下实现： RV32IMAC RV32GC RC64I RV64GC 都通过了相应的合规性测试。 除了那些ISA实现外，还有一个封装程序实现了M / S / U模式，其中包括特权规范1.10中的虚拟内存管理和CSR。 src中的main.cpp集成到顶级项目后，便可以构建独立的ISS。 有关更多信息，请访问 。 最后但并非最不重要的一点是，提供了S
sedna：Sedna-一个纯Java RISC-V模拟器
02-05
Sedna RISC-V仿真器 Sedna是完全用Java编写的64位RISC-V模拟器。 它实现了所有必要的扩展，这些扩展被认为是“通用”加上超级用户模式，这意味着它可以引导Linux。 在撰写本文时（2020/12/06），Sedna通过了中的所有测试。 它还支持序列化和反序列化计算机状态。 结构体 代码布局相对平坦，仿真器的不同部分位于各自的程序包中。 这里有一些值得注意的。 包 描述 非ISA特定的设备实现。 用于构建设备树的实用程序。 ELF加载程序，当前仅用于加载测试。 VirtIO文件系统设备的虚拟文件系统层。 指令加载器和解码器生成器。 内存映射的实现和实用程序。
riscv-xv6单步调试3 虚拟内存的初始化
passenger12234的博客
03-30 1402
0. 序 这一部分主要记录main函数如何初始化xv6的虚拟内存，main函数依次调用了kinit(), kvminit(), kvminithart()。 1. kinit()函数 struct run { struct run *next; }; struct { //kmem是用于管理物理页面的数据结构，就是一个链表。 struct spinlock lock; struct run *freelist; } kmem; //最终达成的效果是：kmem本身是存放在内核的全局数据
RISCV 四级页表
dongze2的博客
05-02 2171
RISCV 四级页表
尝试读取或写入受保护的内存 这通常指示_RISC-V: 虚拟内存与软硬的分界
weixin_39812224的博客
11-23 623
如果你啃过 OSTEP 或者什么国内的教材，那么你一定知道 Paging 这些虚拟内存相关的策略，那下面我们整理一下知识点：操作系统 采用了 虚拟内存 的策略，这个策略实际上很类似 CPU 的 cacheCPU 使用的是虚拟地址，经 页表 转化为物理地址。这种虚拟内存的方案优势是：支持更大的虚拟地址空间，我们可能只有16G的 物理内存，但我们有一个 32位/64位的地址空间，同时，我们也能够适当的...
RVVM:RISC-V虚拟机
03-09
RVVM-RISC-V虚拟机 用С编写的RISC-V CPU和系统软件实现 到目前为止做了什么 功能完备的RV32I指令集 C，M，A指令扩展 可扩展的快速指令解码器 物理内存 具有SV32虚拟寻址的内存映射单元（MMU） TLB地址缓存（大大加快了内存操作） MMIO处理程序 企业社会责任运营 UART文本控制台 引导加载 用法 目前使用GNU Make在* nix系统上构建。 但是，实际代码是跨平台的，将支持更多构建目标，包括Windows甚至嵌入式系统。 bootrom.bin文件是用户提供的原始二进制文件，在执行开始时的地址为0x80000000处加载。 git clone https://github.com/LekKit/RVVM cd RVVM make cd release.linux.x86_64 ./rvvm_x86_64 bootrom.bin 我们的队伍 L
架构学习之RISC-V
zhuaichen的博客
10-25 264
RISC-V是一种开源指令集架构（ISA），支持多种拓展指令，有基本指令集和扩展指令集组成，具有以下特点。简单性：RISC-V架构采用精简指令集（RISC）设计理念，指令集相对简单，易于理解、实现和优化。可扩展性：RISC-V架构支持可扩展性，允许开发者根据需求自由地添加新的指令集扩展，从而满足各种应用的需求。开放性：RISC-V是开源的，没有专利限制，任何人都可以自由地使用、修改和分发，这使得它成为了开源处理器设计和实现的重要基础。
11. 自制操作系统: risc-v Svnapot/Svpbmt标准扩展
Do one thing at a time, and do well.
04-13 2647
Svnapot “Svnapot” Standard Extension forNAPOT Translation Contiguity,Version 1.0 在Sv39、Sv48和Sv57中，当PTE的N位等于1时，此时的PTE表示一个区域内的连续虚拟地址到物理地址的转换，并且这个区域的PTE[5:0]比特位均相同，说明这个需要连续转换的页面的属性相同。此类范围必须是自然对齐的 2的N次方 (NAPOT) 粒度，大于基本页面大小。 Svnapot扩展依赖于Sv39 在地址转换...
RISC-V Reader 笔记（七）RV64，特权架构，未来可选扩展
jtwqwq的博客
09-21 673
学习自书籍：RISCV Reader
RISC-V-中断和异常 笔记
weixin_43403350的博客
09-09 5596
文章目录1.0 中断（interruupt）2.0 异常（exception）3.0 同步异常和异步异常3.1 同步异常（synchronous exception）3.2 异步异常（asynchronous exception）3.2.0 精确异步异常（precise）3.2.1 非精确异步异常（imprecise）4.0 控制和状态寄存器（CSR）4.0.1 misa4.0.2 mvendorid4.0.3 marchid4.0.4 mimpid4.0.5 mhartid4.0.6 fflags4.0.
RISC-V 分支预测
weixin_43403350的博客
09-11 3345
分支预测 文章目录分支预测一、分支指令类型二、分支预测1.静态预测（方向）2.0动态预测（方向）2.0.1一级预测器2.0.1两级预测器3.0预测地址3.1 RSIC-V取指简化3.2 RAS依据3.2RIC-V调用约定 一、分支指令类型 1.无条件跳转/分支指令，指无需判断一定会发生跳转的指令。分为以下两种情况： —-无条件直接跳转；指跳转的目标地址从指令编码中的立即数可以直接计算出，RSIC-V中的jal指令便属于无条件直接跳转指令。如下图所示，指令直接跳转到pc=80000132处。 80000
RISC-V编译流程及汇编设计
weixin_43403350的博客
04-16 795
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录前言一、编译过程？1.预处理2.编译3.汇编4.链接 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、编译过程？ 1.预处理 预处理主要包括： 将所有的#define删除， 并展开所有的宏定义，处理所有的条件预编译指令， 比如#ifdef、#ifndef、
risc-v 架构手册
07-09
### 回答1： RISC-V架构手册是一本介绍RISC-V指令集体系结构的重要参考资料。RISC-V是一种开放的指令集架构，具有可扩展性、灵活性和高效性的特点。 首先，RISC-V架构手册详细介绍了RISC-V指令集中的所有指令，包括常用的算术指令、逻辑指令、存取指令、分支指令等。它不仅列出了每个指令的编码格式和操作码，还详细说明了每个指令的功能和使用方法。这样的信息对于开发RISC-V处理器的工程师来说至关重要。 其次，RISC-V架构手册还介绍了RISC-V处理器的基本结构和中断处理机制。它详细解释了数据通路、控制单元和存储器等组件的连接方式和工作原理。同时，手册还讨论了RISC-V处理器的中断处理流程，包括中断的触发条件、中断处理程序的执行和中断返回等。这对于编写操作系统或者驱动程序的开发者来说非常有帮助。 此外，RISC-V架构手册还包含了关于扩展特性和可选模块的说明。它介绍了如何在RISC-V架构上扩展自定义指令或者功能，以及如何添加可选的模块，如浮点单元、虚拟内存管理等。这样的灵活性使得RISC-V架构非常适合于各种应用领域，从嵌入式系统到超级计算机。 总的来说，RISC-V架构手册是开发人员和研究人员掌握RISC-V指令集和架构设计的重要参考资料。它全面介绍了RISC-V指令集的各个方面，并提供了实现RISC-V处理器的指导。通过学习和理解这本手册，人们可以更好地应用和推广RISC-V架构，推动开源指令集的发展。 ### 回答2： RISC-V(精简指令集计算机-五)架构手册是一份完整的指南，用于描述和解释RISC-V计算机架构的细节和规范。这个手册为开发者和研究人员提供了一个详细的参考，以了解和标准化他们在RISC-V处理器设计和实现方面的工作。 RISC-V架构手册包含多个章节和附录，涵盖了RISC-V指令集的不同方面。它首先介绍了RISC-V的设计原理和目标，比如简洁性、可扩展性和定制化能力。然后，手册详细说明了RISC-V指令集的不同指令格式和编码规则，包括指令解码过程和操作码的定义。 这个手册还涵盖了RISC-V的寄存器和寄存器文件，描述了它们的使用方法和特殊规则。此外，手册还提供了关于异常处理机制和中断处理机制的解释，以及RISC-V中的特权级别和特权模式的详细信息。 RISC-V架构手册还包含了有关内存管理单元(MMU)和虚拟内存系统的信息，说明了RISC-V支持的不同内存访问方式和存储体系结构的细节。此外，手册还提供了有关浮点运算和向量指令集的详细说明以及其使用方法。 除了这些主要内容外，RISC-V架构手册还提供了一些附录，包括指令集的变种和扩展，以及示例代码和编程实例。这些附录为开发者提供了实际应用和开发RISC-V处理器的指导支持。 总之，RISC-V架构手册是一个重要的参考资料，用于理解和使用RISC-V计算机架构。它的详细说明和规范为开发者提供了标准化和统一化的参考，以便设计、实现和优化RISC-V处理器。 ### 回答3： RISC-V架构手册是一本详细介绍RISC-V指令集架构的重要参考资料。RISC-V是一种新兴的开源指令集架构，其优势在于简洁、可扩展和高度灵活。RISC-V架构手册系统地介绍了RISC-V指令集的各种特性和用法。 首先，RISC-V架构手册提供了RISC-V指令集的全面介绍。它详细解释了RISC-V的指令编码方式、寄存器组织、内存管理机制等基本概念。通过学习手册，人们可以了解到RISC-V指令的格式和操作方式，从而能够编写符合RISC-V架构的程序。 其次，RISC-V架构手册系统介绍了RISC-V的扩展指令集。RISC-V提供了一种模块化的设计理念，允许用户根据不同的应用需求选择使用不同的指令集扩展。手册详细介绍了RISC-V的各种扩展，如乘法/除法扩展、向量扩展等，并提供了使用这些扩展的示例和指导。 另外，RISC-V架构手册还介绍了RISC-V的异常处理和中断机制。这些机制对于系统安全和稳定运行非常重要。手册详细解释了异常和中断的分类、处理流程以及相关的指令和寄存器。通过学习手册，人们可以了解到如何在RISC-V架构中设计有效的异常处理和中断控制机制。 最后，RISC-V架构手册还介绍了RISC-V的特殊指令和特殊寄存器。这些特殊指令和寄存器常用于系统级编程和性能优化。手册提供了这些指令和寄存器的详细说明和使用方法，帮助人们充分发挥RISC-V架构的优势。 综上所述，RISC-V架构手册是学习和理解RISC-V指令集架构的重要工具。通过研读手册，人们可以掌握RISC-V的基本概念、指令格式和操作方式，进而能够灵活应用RISC-V的各种扩展和特殊功能，为不同的应用场景设计高效的RISC-V架构系统。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值