RISC-V架构——物理内存属性和物理内存保护

已于 2024-06-23 08:40:58 修改
阅读量5.4k 收藏 33
点赞数 4
分类专栏： # RISC-V体系结构编程与实践 文章标签： risc-v 物理内存保护 1024程序员节
于 2023-10-19 19:00:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42031299/article/details/133892479
版权
本文详细介绍了RISC-V体系结构中的物理内存属性(PMA)和物理内存保护(PMP)机制，包括PMP的作用、配置寄存器、地址匹配模式以及在opensbi中的设置函数。特别提到了玄铁C906的PMP模块和注意事项。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1、物理内存属性（PMA：Physical Memory Attributes）

在这里插入图片描述

（1）系统内存映射包含各种不同属性的地址空间范围，每个地址空间范围支持的操作不一样；
（2）物理内存属性一般是在芯片设计阶段就固定下来（大部分芯片不支持软件修改），芯片内存有PAM检测器，PMA检测器会对物理地址权限和属性做检查；

2、物理内存保护

2.1、物理内存保护的作用（PMP：Physical Memory Protection）

（1）在RISC-V体系结构中，M模式具有最高权限，拥有访问系统全部资源的权限。默认情况下，S模式和U模式对内存映射的任何区域没有读、写、执行权限，除非配置PMP来允许S模式和U模式访问；
（2）在M模式下，只有PMP配置项的L字段是锁定状态，M模式才会去检查PMP权限；
作用：如果我们对某些地址范围有特殊需求，可以通过PMP来设置，防止出错；比如某个地址范围的数据希望只读不可写，可以设置PMP把这段地址范围设置成只读不可写属性，这样当有代码尝试修改数据时就会报错，防止误操作；

2.2、PMP配置寄存器

2.2.1、PMP配置寄存器数量

在这里插入图片描述

（1）RISC-V规定最多支持64个PMP配置项，也就是最多支持对64个地址范围做权限设置；
（2）每个地址范围对于的PMP配置表项是8位，要保存64个PMP配置项，64位RISC-V核只需要8个寄存器，32位RISC-V核需要16个寄存器；
（3）为了统一命名，64位RISC-V的pmpcfg寄存器只有pmpcfg0、pmpcfg2，只有双数的；

2.2.2、PMP配置表项

在这里插入图片描述

（1）地址匹配模式：怎么去计算配置的地址范围，见下一节；
（2）锁定状态：锁定状态下M模式需要去检查地址范围的权限；非锁定状态下，M模式拥有全部权限，不受PMP配置的权限限制；

2.2.3、地址匹配模式

2.2.3.1、TOR模式

在这里插入图片描述

表示地址范围由相邻两个pmpaddr寄存器的值决定；

2.2.3.2、NAPOT模式

在这里插入图片描述

表示的地址范围：pmp地址寄存器的值从bit0开始连续1的个数为n，则表示的地址范围是2的(n+3)次方字节；

2.3、PMP地址寄存器

在这里插入图片描述

（1）pmp地址寄存器的bit[53:0]保存物理地址范围的bit[55:2]；

2.4、如何配置一段物理内存地址的保护属性?

在这里插入图片描述

以RAM地址为例：
（1）地址权限是可读可写，所有8位pmp配置项的值为0x9B；
（2）起始地址0x20000000右移2位，变成0x8000000；
（3）RAM的地址范围是0x8000，也就是2的15次方,pmpaddr寄存器中的值需要15-3=12个连续低位1，即0x8000FFF；

3、opensbi中物理内存保护设置函数分析

参考博客：《RISC-V架构——物理内存保护机制设置函数（pmp_set、pmp_get）解析》；

4、注意事项

在这里插入图片描述

（1）可以参考玄铁C906的PMP模块说明，其中PMP地址寄存器的低九位就是WARL（可以写任意值，但是读出来都是0）；
（2）参考博客：《玄铁C906——物理内存保护（PMP）介绍》；

9. 自制操作系统: risc-v内存相关介绍
Do one thing at a time, and do well.
04-02 5225
Memory Ordering RVWMO内存一致性模型 RISC-V使用一种名为“RVWMO”(RISC-V弱内存排序， RISC-V Weak Memory Ordering)的内存模型，旨在为架构师提供灵活性，以构建高性能可伸缩的设计，同时支持易于处理的编程模型. 在RVWMO下，从同一hart上的其他内存指令的角度来看，运行在单个hart上的代码似乎是按照顺序执行的，但来自另一个hart的内存指令可能会观察到第一个hart上的内存指令以不同的顺序执行。因此，多线程代码可能需要显式的同步.
RISC-V GNU工具链优化方案
zhangqing2002的博客
11-14 454
RISC-V GNU工具链是一套用于RISC-V架构的交叉编译工具集，它使得开发者能够在一个宿主系统上编译出适用于RISC-V处理器的程序。这个工具链包括了编译器、汇编器、链接器、调试器及其他辅助工具。编译器优化对程序运行性能提升是有很大的帮助的，根据CPU的指令发射宽度、各种资源的个数（加法单元，乘法单元的数量等）、流水线深度、指令的列表、每条指令的使用的资源以及延迟信息等对编译器进行优化可以显著提升程序的性能。
A.RISC-V.SystemC-TLM.simulator
04-12
A.RISC-V.SystemC-TLM.simulator
RISC-V 处理器物理存储保护(PMP)机制
weixin_42559575的博客
05-22 1978
如果该核对任意一级页表所在的物理地址没有访问权限，那么这次地址访问将会失败，并触发指令访问错误。，所以所有的地址访问操作都是使用物理地址。为了执行内存访问保护和根据存储器物理地址和执行特权模式进行隔离，嵌入式场景，由于该系统直接使用物理地址进行寻址，需要借助。可以将物理内存划分为多个区域，并对每个区域分别。中规定的一种硬件安全特性，用于限制对物理内存。配置规定，才可以继续进行访问，如果与。单元，用于限制核对物理内存的访问。地址寄存器比较，当访问的地址满足。操作时，会将地址和所有的。的访存权限过高的问题。
RISC-V汇编学习（三）—— RV指令集
最新发布
保持一颗永远好奇、勇于探索的心，像鱼儿在浩瀚的海洋中自由穿梭
03-08 2957
RISC-V是一种开源的指令集架构（ISA），它遵循精简指令集计算（RISC）的原则，旨在为各种计算设备提供高效、灵活的基础。与传统的专有ISA不同，RISC-V的设计强调简洁性、模块化和可扩展性，使其成为从嵌入式系统到超级计算机广泛应用的理想选择。博客列举RISC-V指令集，包括基础整数指令集RV32I/RV64I以及一系列标准扩展，如乘法和除法（M）、原子操作（A）、浮点运算（F/D）等
RISC-V Physical Memory Protection
hungtaowu的博客
04-16 453
RISC-V 有一個機制叫 Physical Memory Protection(PMP), 他是用來保護實體記憶體的一種機制，原文中描述：留言這說明他是一種 optional mechanism 透過 program Machine Mode(M-mode) CSR 來達成的記憶體的保護(read, write, execute)。這裡只針對 Physical Memory 解釋，暫時忽略 virtual memory and paging 也就是第五點暫時不探討。
大道至简——RISC-V架构之魂（中）
热门推荐
zoomdy's blog
03-16 3万+
本文为《RISC-V CPU设计》专栏和《RISC-V嵌入式软件开发》专栏系列文章之一。 注：本文节选自“硅农亚历山大”所著国内第一本系统介绍CPU与RISC-V设计的中文书籍《手把手教你设计CPU：RISC-V处理器篇》（预计将于2018年3~4月上市）。 原文出处：大道至简——RISC-V架构之魂（中） “大道至简——RISC-V架构之魂”——分成上中下三篇，本文是中篇。关注...
深入理解计算机系统-之-内存寻址（二）--存储保护机制（CPU实模式与保护模式）
OSKernelLAB(gatieme)
02-09 1万+
CPU实模式和保护模式 cpu的保护模式由来 分段机制 8086的诞生，标志着Intel 正式进入了x86时代，这是个多么具有纪念意义的日子：1978-6-8。同时，8086的诞生也是处理器内存寻址技术的第一次飞跃。 对于一根实际的、实实在在的、物理的、可看得见、摸得着的内存条而言，处理器把它当做8位一个字节的序列来管理和存取，每一个内存字节都有一个对应的地址，我们叫它物理
RISC-V
嵌入式与人工智能
12-30 345
瓜大三哥 蜂鸟E203系列 蜂鸟E203系列——RISC-V资料 芯来科技官网 RISC-V MCU
RISC-V，芯片中的网红战斗机，究竟是个什么鬼
不积跬步，无以至千里！
07-12 3354
说到芯片，大家一般都自然而然的想到电脑、手机。是的，这两位确实是芯片的典型用户，但是却不是唯一用户，更不是最大用户。随着半导体技术的日益精进，现代的电子设备，没有几个不用到芯片的，包括日常最常见的遥控器、玩具、家用电器等等，每个里面都至少含有一个芯片，有的甚至含有多个。这一点相信大家应该都清楚了。 另外，近两年来，自从中兴被美国禁运事件起，国人对芯片的关注度也被提升到前所未有的高度。似乎一夜之间，...
《RISC-V CPU 处理器设计（上）》第2章——RISC-V架构之魂
weixin_51130882的博客
07-18 1205
1.RISC-V的指令集使用模块化的方式进行组织。使用整数指令子集（以字母I结尾），便能狗实现完整的软件编译器。其他的指令集均为可选的模块，具有代表性的模块包括M/A/F/D/C。2.以上模块的一个特定组合“IMAFD”也称为“通用组合”，用英文字母G表示。3.为了提高代码密度，RISC-V架构提供可选的“压缩”指令子集，用英文字母C表示。压缩指令的编码长度为16位，而普通的非压缩指令的编码长度为32位。4.为了进一步减少面积，RISC-V 架构还提供一种“嵌入式”架构，用英文字母 E 表示。
本人的本科毕业设计，一个运行在RISC-V架构处理器上的玩具嵌入式操作系统.zip
10-05
本篇将聚焦于一个特别的项目——“本科毕业设计”，它涉及到在RISC-V架构处理器上构建一个玩具嵌入式操作系统。RISC-V，全称为Reduced Instruction Set Computer，是一种开放源代码的指令集架构，近年来在学术界和...
ARM/RISC-V CPU体系架构
百态老人的博客
11-05 634
ARM架构和RISC-V架构都是精简指令集架构。ARM架构最早可追溯到1980年代，由英国的Acorn Computers公司创建，如今广泛应用于移动设备、嵌入式系统和服务器市场等领域。ARM架构以其高能源效率而闻名，拥有一个成熟的生态系统，包括大量的软件工具、开发板和支持服务。ARM架构是商业化的，需要支付许可费用才能使用，提供多种不同的处理器设计和许可模式，包括核心授权和架构授权，其产品线从低功耗的Cortex-M系列到高性能的Cortex-A系列，以及针对特定应用的定制核心。
risc-v文档
10-13
risc-v特权指令集，覆盖了除了用户级 ISA 之外所有的 RISC-V 其他方面的内容，包括特权指令、运行操作系统所需的额外功能、接入外部设备。
【CPU】RISC-V中的PMP物理内存保护单元
qq_54177358的博客
01-21 1247
NAPOT模式是最常用的地址匹配模式，适用于大多数场景，尤其是当内存区域大小为2的幂次方且起始地址对齐时。TOR模式需要两个连续的PMP条目来定义一个地址范围，适用于需要精确控制较大区域的情况。NA4模式适用于小型数据结构的保护，但由于其粒度过小，在实际应用中较少使用。理解这些地址匹配模式有助于更灵活地配置PMP，从而增强系统的安全性。
嵌入式开源硬件系统——RISC-V
DuHz的博客
11-16 2723
RISC-V 是一种开源的指令集架构（ISA），由加州大学伯克利分校开发。其开放性和模块化设计使其在学术研究、工业应用以及教育培训中得到广泛应用。RISC-V 的设计理念强调简洁、高效和可扩展性，适用于从微控制器到高性能计算机的各种应用场景。RISC-V 的主要特点：开源免费：无需支付授权费用，促进了生态系统的快速发展。模块化：基础指令集简洁，支持多种扩展，满足不同应用需求。简洁高效：采用精简指令集设计，易于实现和优化。可扩展性：适用于从嵌入式设备到超级计算机的广泛应用。
狂奔的RISC-V
xingsongyu的博客
02-15 1562
原文：https://zhuanlan.zhihu.com/p/100841208 来源：内容由公众号半导体行业观察（ID：icbank）原创，谢谢。 不得不说，过去一年是RISC-V飞速发展的一年。无论是国内还是国外，越来越多的企业开始进军这个市场，不少设计在众多领域崭露头角，并获得了越来越多的芯片制造商、工具供应商、大学和代工厂的支持。2019年国内公司对RISC-V紧密布局，阿里平头哥、...
RISC-V 介绍
weixin_53265084的博客
06-11 3389
RISC-V（Reduced Instruction Set Computing Five）是一个开放式指令集架构（ISA）， RISC-V可以被用于许多不同的计算机硬件平台上。此外，RISC-V是一个开放的标准，任何人都可以提供RISC-V芯片的设计和生产实现。因此， RISC-V ISA 的开源实现使得硬件开发变得更加容易，并且可以比现有的商业解决方案提供更优秀的性能和定制服务。该团队的目标是创建新一代的指令集架构，以改进现有的指令集体系结构。RISC-V的设计体现了现代计算机架构的许多优势。
CPU设计——RISC-V指令集
weixin_45585462的博客
08-21 9922
RISC-V（英文发音为"risk-five"）架构主要由美国加州伯克利分校（简称伯克利）的Krste Asanovic教授和Yunsup Lee等开发人员于2010年发明。经过几年的发展，伯克利为RISC-V架构开发了完整的软件工具链以及若干开源的处理器实例（例如Pocket Core和BOOM Core），并且得到了计算机体系结构领域的泰斗David Patterson的大力支持。与大多数指令集架构相反，RISC-V指令集架构最大的特点就是开放。
基于开源的 risc-v 核—— picorv32 搭建一个完整的 soc(片上系统),并在自己搭建
07-09
### 回答1： 基于开源的 RISC-V 核——PicoRV32，我们可以搭建一个简单的片上系统（SoC）。首先，我们需要明确片上系统包含的核心组件：处理器核心、内存、总线、外设和系统接口等。 首先，我们可以将 PicoRV32 核心作为处理器核心引入片上系统。PicoRV32 是一个简洁而高效的 RISC-V 处理器，它是开源的，并且易于扩展和定制。 其次，我们需要添加适当的内存组件来存储程序和数据。常见的内存组件包括静态随机访问存储器（SRAM）和动态随机访问存储器（DRAM）。我们可以根据实际需求选择合适的内存组件。 然后，我们需要设计一个总线系统，用于连接处理器核心、内存和外设。常见的总线标准包括存储器映射I/O总线（Memory-Mapped I/O Bus）和高级扩展总线（Advanced Extensible Interface）。我们可以选择适合需求的总线标准，并设计总线连接线路。 接下来，我们需要添加外设来扩展功能。外设可以包括但不限于串口、以太网控制器、图形处理器或显示控制器等。我们可以根据实际需求选择适合的外设，并将其连接到总线系统上。 最后，我们需要设计系统接口，包括时钟和复位电路、电源管理、调试接口等。这些接口可以确保系统的正确运行和调试。 总的来说，基于开源的 PicoRV32 核心，我们可以搭建一个完整的片上系统（SoC），包括处理器核心、内存、总线、外设和系统接口等组件。这样的系统可以用于各种应用，例如嵌入式系统、物联网设备、嵌入式计算平台等。在搭建过程中，我们需要根据实际需求选择合适的组件，并设计相应的连接和接口电路。通过这样的搭建过程，我们可以实现一个基于开源的 SoC，并对其进行定制和扩展。 ### 回答2： 要基于开源的risc-v核——picorv32搭建一个完整的SOC(片上系统)，可以按照以下步骤进行： 1. 硬件设计：根据picorv32的开源设计，可以使用HDL语言（如Verilog）编写硬件描述文件，包括CPU核心、存储器、外设控制器等。可以选择添加适合自己需求的外设，如UART、SPI、GPIO等。 2. 硬件实现：基于上一步的硬件描述文件，使用FPGA开发工具进行逻辑综合、布局布线和生成比特流文件。可以选择常见的FPGA平台，如Xilinx、Altera等。 3. 软件开发：使用RISC-V架构的编译器工具链进行软件开发。首先，编写启动代码和链接脚本，以初始化SOC的外设，设置中断处理等。然后，根据需求编写C/C++代码或汇编代码来实现特定功能或应用程序。 4. 烧录和调试：将生成的比特流文件烧录到FPGA开发板上，然后在开发环境中配置相应的调试接口（如JTAG、UART等）来进行调试和测试。可以使用调试工具，如GDB，来单步调试程序。 5. 系统调试和优化：一旦SOC成功启动，可以通过外设接口与SOC进行交互，并根据实际需求进行系统调试和优化。可以添加额外的外设、调整时钟频率、优化算法或引入其他性能提升措施。 需要注意的是，在搭建SOC的过程中，会涉及到硬件设计、底层软件开发和FPGA调试等多个领域的知识。因此，需要具备相关的技术背景和经验，并参考picorv32的开源文档和社区资料进行学习和实践。 ### 回答3： 搭建一个基于开源的 RISC-V 核 picorv32的完整SOC（片上系统）可以通过以下步骤实现。 首先，我们需要明确要搭建SOC的目标和组件。一个完整的SOC通常包括一个或多个CPU核心、内存控制器、外设控制器、总线接口、外设设备等。在这个例子中，我们将使用picorv32作为CPU核心。 其次，我们需要根据具体需求，在picorv32的基础上添加所需的组件。例如，我们可以添加一个RAM作为内存控制器，并使用I2C控制器控制一个外设设备。我们还可以使用像AXI或AHB这样的总线接口，将CPU核心与其他组件连接起来。 然后，我们需要编写代码来实现这些组件及其之间的通信和控制。对于picorv32核心，可以使用Verilog或SystemVerilog编程语言来描述其行为和功能。同样，我们需要编写代码来描述内存控制器、外设控制器和总线接口等组件。 接下来，我们使用一个合成工具，例如Yosys或Vivado，将Verilog代码综合成一个逻辑电路。这需要处理和优化代码，生成相应的网表和约束文件。 在综合完成后，我们将使用布局工具（如OpenLANE）对设计进行布局。布局工具可以根据所需的规格约束和性能要求将逻辑电路映射到实际的物理芯片上。 接下来，我们使用物理验证工具（如Magic）对设计进行验证，确保所有信号/功率完整性和时序满足要求。 最后，我们将设计加载到FPGA芯片或ASIC芯片上，并通过仿真和测试验证SOC的功能和性能。 通过以上步骤，我们可以搭建一个基于开源的RISC-V核picorv32的完整SOC，在自己的项目中使用和调试。这将提供给我们一个高度可定制和灵活的SOC架构，适应我们特定的应用需求。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

正在起飞的蜗牛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值