10.4 自制操作系统: risc-v 虚拟内存系统

最新推荐文章于 2024-06-23 15:32:38 发布
最新推荐文章于 2024-06-23 15:32:38 发布
阅读量3.1k 收藏 24
点赞数 3
分类专栏： risc-v bare metal 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dai_xiangjun/article/details/124117795
版权
本文深入探讨RISC-V架构下的虚拟内存系统，包括Sv32、Sv39、Sv48和Sv57。介绍了不同模式下的地址转换、内存保护机制，如V（有效位）、RWX（读写执行权限）、U（用户访问）和G（全局映射）等，并阐述了虚拟地址到物理地址的转换过程，涉及页表结构和页表项的细节。此外，还涵盖了不同级别的页表和不同大小的页面，如4KiB、2MiB、1GiB等。
摘要由CSDN通过智能技术生成

Sv32

全称： Page-Based 32-bit Virtual-Memory Systems

当Sv32是被写入到satp.MODE时，s-mode是在一个32-bit的虚拟内存系统。在这种模式下，supervisor和user虚拟地址通过遍历基树页表转换为supervisor物理地址。

当 SXLEN=32 时支持 Sv32，并且旨在包含足以支持现代基于 Unix 的操作系统的机制。

Addressing and Memory Protection

（寻址和内存保护）

Sv32 实现支持 32 位虚拟地址空间，分为 4 KiB 页。将Sv32虚拟地址划分为VPN (virtual page number)和页面偏移量，如图所示。当satp.MODE被设置为Sv32虚拟地址模式时，supervisor虚拟地址通过两级页面转化为supervisor物理地址。20-bit VPN转化成22-bit PPN(physical page number)，同时12-bit 页偏移(page offset)不用转换。在直接转换为machine-level物理地址之前，使用物理内存保护结构(physical memory protection structures PMP)检查supervisor-level 物理地址。如果有必须的话，supervisor-level物理地址是可以被zero-extended。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
byd yes
关注
  • 3
    点赞
  • 踩
  • 24
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
订阅专栏
9. 自制操作系统: risc-v内存相关介绍
Do one thing at a time, and do well.
04-02 5010
Memory Ordering RVWMO内存一致性模型 RISC-V使用一种名为“RVWMO”(RISC-V弱内存排序， RISC-V Weak Memory Ordering)的内存模型，旨在为架构师提供灵活性，以构建高性能可伸缩的设计，同时支持易于处理的编程模型. 在RVWMO下，从同一hart上的其他内存指令的角度来看，运行在单个hart上的代码似乎是按照顺序执行的，但来自另一个hart的内存指令可能会观察到第一个hart上的内存指令以不同的顺序执行。因此，多线程代码可能需要显式的同步.
虚拟内存RISC-V
weixin_43403350的博客
05-06 3549
文章目录前言一、虚拟内存三个重要功能？二、物理和虚拟寻址1.物理寻址2.虚拟寻址3.虚拟内存作为缓存的工具三、基于页面的虚拟内存1.页表2.RISC-V分页方案3.分页系统控制4.虚址到物理地址的转换算法 前言 早期，提出虚拟内存的主要动机有两个：允许在多个程序之间高效地共享内存；消除小而受限的主存容量对程序设计造成的影响（即用户程序可能会超出内存容量的内存）。现在，第一条变成主要设计动机。为了更加高效地管理内存并且减少出错，现代系统提供了一种对主存的抽象概念，叫做虚拟内存（VM）。虚拟内存是硬件异常、硬
RISC-V32页式虚拟内存介绍及C语言实现
最新发布
ttdxba的博客
06-23 1011
代码开头有个很有意思的内容，即task0_firstpage是一级页表的开头，但是为什么要先加上2048呢，因为在qemu的virt版中，内存从0x80000000处开始，前面的地址空间我不想管理，而前面的地址刚好是2048个一级页表的大小，所以先+2048就相当于我们跳过了前面0x80000000这么多的地址，直接设置ram地址的映射。但是我们这里为了简化，不采用异常委托的方式，即所有中断和异常仍然交于M模式处理，当处于M模式时，对地址空间的访问将不会经过页表的翻译，而是直接使用实际的物理内存。
开发一个RISC-V上的操作系统（五）—— 协作式多任务
欢迎一起交流问题！
07-30 870
那么，什么是多任务呢？百度百科是这样解释的：当多任务操作系统使用某种任务调度策略允许两个或更多任务并发共享一个处理器时，事实上处理器在某一时刻只会给一件任务提供服务。因为任务调度机制保证不同任务之间的切换速度十分迅速，因此给人多个任务同时运行的错觉。因此，多任务可以看作多个任务函数的执行流，但光有多个任务还不够，还要实现任务的并发执行​。
制作一个RISC-V的操作系统五-RISC-V汇编语言编程一
llovewuzhengzi的博客
12-05 918
高级：可以理解就是更贴近人的理解低级：可以理解就是更贴近机器的难移植：汇编指令基本上和机器指令一一对应的，不同的指令集架构的机器语言不同。所以一个机器上的汇编可能不能运行到另一个机构不同的机器上。灵活：高级语言与底层的交互是编译器生成了机器指令再交互的，如果想对生成的机器指令进行优化，此时高级语言不能直接做到，所以不够灵活。反之汇编更底层，更能直接控制对应机器指令的生成，所以优化更方便。不同汇编器支持汇编语法不一样大写S 保护预处理语句小写s 纯粹汇编语句。
学习开发一个RISC-V上的操作系统（汪辰老师） — 环境配置
在嵌入式嵌入式领域奋斗的程序猿的博客
10-02 969
学习开发一个RISC-V上的操作系统（汪辰老师） — 环境配置
2.自制操作系统: risc-v virt board output “hello world“
Do one thing at a time, and do well.
02-22 1074
平台 查看qemu支持的riscv64的board $ qemu-system-riscv64 -machine help Supported machines are: none empty machine sifive_e RISC-V Board compatible with SiFive E SDK sifive_u RISC-V Board compatible with SiFive U SDK spike
11. 自制操作系统: risc-v Svnapot/Svpbmt标准扩展
Do one thing at a time, and do well.
04-13 2883
Svnapot “Svnapot” Standard Extension forNAPOT Translation Contiguity,Version 1.0 在Sv39、Sv48和Sv57中，当PTE的N位等于1时，此时的PTE表示一个区域内的连续虚拟地址到物理地址的转换，并且这个区域的PTE[5:0]比特位均相同，说明这个需要连续转换的页面的属性相同。此类范围必须是自然对齐的 2的N次方 (NAPOT) 粒度，大于基本页面大小。 Svnapot扩展依赖于Sv39 在地址转换...
12. 自制操作系统: risc-v ACLINT
Do one thing at a time, and do well.
04-15 1568
ACLINT全称： Advanced Core LocalInterruptor 1.介绍 这个RISC-V ACLINT规范定义了一组内存映射设备，这些设备在一个多HART RISC-V平台上为每个HART提供处理器间中断(IPI)和定时器功能。这些hart级的IPI和定时器功能是在多hart RISC-V平台上运行的操作系统、引导加载程序和固件所必需的。 SiFive核心本地中断器(CLINT)在RISC-V世界中被广泛采用，以提供机器级IPI和定时器功能。不幸的是，SiFive CLINT对于.
学习开发一个RISC-V上的操作系统（汪辰老师） — 01-helloRVOS程序讲解
在嵌入式嵌入式领域奋斗的程序猿的博客
10-13 299
学习开发一个RISC-V上的操作系统（汪辰老师） — 01-helloRVOS程序讲解
riscv-simple-sv:一个简单的RISC V核心教学
05-22
riscv-simple-sv 这是用于教学目的的简单RISC V（rv32i）内核的集合。 它们是用SystemVerilog的子集编写的，是开源硬件综合框架和理解的， 是C ++编译器的开源Verilog。 该实现非常简单，没有麻烦，并且已明智地进行了模块化，因此综合工具生成的原理图是可读的。 当前实现了三个核心： 单周期内核（每个周期一条指令，单独的指令和数据总线）， 多周期内核（每条指令多个周期，一条存储器总线，一个加法器）， 流水线核心（五级流水线）。 单周期内核改编自 。 已对代码结构进行了修改，以提高可读性，并修复了一些错误。 测验 核心使用。
循序渐进，学习开发一个RISC-V 上的操作系统
Lbrooon的博客
09-21 579
第 8 章 内存管理
XV6 RISCV源码阅读之 虚拟内存
weixin_43912531的博客
12-25 1273
五、内存管理 通过进程线程模型，xv6为每个程序提供了独占处理器的错觉，而通过虚拟内存，xv6为程序提供了统一的0-MAXVA地址的虚拟内存，并通过页表进行内存的管理。RISCV页表通过将每个虚拟地址映射到物理地址来为二者建立联系。 5.1代码阅读 在kalloc.c中实现了对物理内存的管理，包括分配和释放，而对虚拟内存的管理在vm.c中。在memlayout.h中，定义了内存布局的一些常量。 5.1.1 memlayout.h 在kvmmake()初始化内核页表添加映射时会用到其中的参数，从低到
RISCV 四级页表
dongze2的博客
05-02 2447
RISCV 四级页表
有时间分析 物理地址到虚拟地址的映射
蓝松SDK
08-07 880
物理地址转换为虚拟地址(动态) 作者：timkyle_zhang  来源：博客园  发布时间：2012-04-24 20:51  阅读：104 次  原文链接   [收藏]   说明： 　　参考文章http://blog.csdn.net/do2jiang/article/details/5450839 　　几乎每一种外设都是通过读写设备上的寄存器来进行的，通常包括控制寄存器、
linux操作系统分析学习总结
m0_46496021的博客
06-29 757
本博客总结linux操作系统分析的学习成果。包括学习收获和两次实验的实验报告。​
开发一个RISC-V上的操作系统（一）—— 环境搭建
欢迎一起交流问题！
07-02 3839
其中 gcc-riscv64-unknown-elf 就是我们的交叉编译工具，可以把程序编译成riscv上的可执行文件；gdb为debug工具；qemu是一个模拟器，可以模拟出riscv系统。经过处理，生成的二进制文件只含有机器指令。但此时的程序并不能直接运行。知道如何烧录程序到处理器上的话，之后操作系统的开发和验证都会方便很多。，它是一个 ELF 文件。部分的机器指令，所以用。编译后，我们可以得到。
清华训练营悟道篇之操作系统的内存管理
https://github.com/zm50
10-29 206
内核中直接访问物理地址（恒等映射）
risv-v指令集的好处
03-19
RISC-V（Reduced Instruction Set Computer - Five）是一种开源的指令集架构（ISA），它具有以下几个好处： 1. 开放性和自由度高：RISC-V是一个开源的指令集架构，任何人都可以免费使用、设计和定制。这使得RISC-V非常适合于教育、研究和创新，同时也促进了硬件和软件的生态系统的发展。 2. 简洁而灵活的指令集：RISC-V采用了精简的指令集设计，使得指令集更加简洁和易于理解。同时，RISC-V还提供了可选的扩展指令集，可以根据需求进行定制，从而满足不同应用场景的需求。 3. 跨平台兼容性：RISC-V的指令集架构是与特定硬件实现无关的，这意味着可以在不同的处理器架构上实现RISC-V指令集，并且可以在不同的操作系统上运行RISC-V程序。这种跨平台兼容性使得RISC-V成为了一个通用的指令集架构。 4. 高性能和低功耗：由于RISC-V采用了精简的指令集设计，使得指令执行更加高效。同时，RISC-V还支持硬件流水线和超标量技术，可以提高指令的并行执行能力，从而提高处理器的性能。此外，RISC-V还支持动态电压频率调节（DVFS）等功耗优化技术，可以降低处理器的功耗。 5. 可扩展性和可定制性：RISC-V提供了可选的扩展指令集，可以根据应用需求进行定制。这种可扩展性和可定制性使得RISC-V非常适合于各种不同的应用场景，包括嵌入式系统、物联网设备、高性能计算等。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

byd yes

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值