组合逻辑与时序逻辑的区别

最新推荐文章于 2024-04-11 00:00:00 发布

ICT-电子狗

最新推荐文章于 2024-04-11 00:00:00 发布

阅读量4k

点赞数 3

分类专栏：日常学习工作经验分享文章标签： verilog

原文链接：https://blog.csdn.net/u013025203/article/details/53418976

版权

日常学习工作经验分享专栏收录该内容

23 篇文章 0 订阅

订阅专栏

组合逻辑与时序逻辑的区别

1、简单说，组合逻辑只跟当前的状态有关系，例如一根导线 + 逻辑门的组合，输出取决于当前时刻的输入，考虑门延时的话另说。

2、时序逻辑的状态跟之前状态、边沿信号有关，边沿信号没来之前，输出保持之前的输入；边沿信号来时，输出状态跟随输入信号变化。

组合逻辑：always@（敏感信号）或者always@（*），组合逻辑相当于组合电路，与或非门组成的电路，其输出至于当前状态有关，与其他输入状态的函数无关，不涉及信号调变处理（组合逻辑竞争冒险：只要输入信号同时变化，组合逻辑必然产生毛刺）。

时序逻辑：always@（时钟边沿）是时序电路，输出不仅与当前状态有关，在时钟跳变时才变化，如D触发器。
————————————————
版权声明：本文为CSDN博主「tom9544」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/u013025203/article/details/53418976