Verilog Language--More Verilog Features--Vector100r

最新推荐文章于 2024-01-19 23:56:56 发布

余睿Lorin

最新推荐文章于 2024-01-19 23:56:56 发布

阅读量369

点赞数

分类专栏： HDLbits 文章标签： fpga verilog

本文链接：https://blog.csdn.net/weixin_43668420/article/details/116611712

版权

网址：https://hdlbits.01xz.net/wiki/Vector100rmodule top_module( input [99:0] in, output reg [99:0] out); reg [99:0] i; always@(*) for (i = 0; i < 100; i = i + 1) begin out[i] = in[99-i];

摘要由CSDN通过智能技术生成

网址：https://hdlbits.01xz.net/wiki/Vector100r

module top_module( 
    input [99:0] in,
    output reg [99:0] out
);              

    reg  [99:0]  i;
    
    alway

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

余睿Lorin

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
打赏
0
评论
Verilog Language--More Verilog Features--Vector100r

网址：https://hdlbits.01xz.net/wiki/Vector100rmodule top_module( input [99:0] in, output reg [99:0] out); reg [99:0] i; always@(*) for (i = 0; i < 100; i = i + 1) begin out[i] = in[99-i];
复制链接

扫一扫