【数字设计】诺瓦科技_笔试面试题目分享

芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球
四社区联合力荐！近500篇数字IC精品文章收录！
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍

笔试
诺瓦科技笔试内容考试比较简单，主要内容涉及小数分频，基本电路结构，verilog语法等内容，记录的笔试题目如下

inout端口可以定义成下列哪种数据类型
A.reg型
B.net型
C.reg或net型
D.整数型
inout端口只能被定义成wire型

下面表达式中结果位1’b1的是
A.4’b1010&4’b1101
B.!4’b1001||!4’b0000
C.&4’b1101
D.|4’b1100
答案是B和D，其中D的”|“是逐位或操作运算符，结果为1‘b1

一面
区别数据传输的大小和数据位宽：
AHB总线的最大数据大小是1024位，AHB的数据位宽是32位

什么影响写操作的访问效率

什么影响读操作的访问延时

50M时钟同频不同相，8bit的数据，同步到B时钟域的50M，这样操作可以吗
不可以，这里的格雷码不像是地址一样递增的，不满足相邻两个只有1bit变化的条件

I2C，SPI，URAT的内容
I2C支持一个主机多个从机，特殊实现，IO上

三段式状态机
最后一段采用时序逻辑输出

竞争冒险和解决办法:

在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
冒险(risk)：多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。

二面：
未通过一面，结束在一面上