on-chip-bus/片上总线
文章平均质量分 77
on-chip-bus/片上总线
weixin_43701504
这个作者很懒,什么都没留下…
展开
-
on-chip-bus(四)AXI总线:突发长度、突发大小以及非对齐传输的理解
1.突发长度、突发大小突发长度(burst length):指在一次突发传输中进行的数据传输次数,用AxLEN字段标识。由于标识值是从0开始的,实际的突发长度应为标识值+1,即突发长度=AxLEN + 1.突发大小(burst size):指突发传输中的每次数据传输的字节数,用AxSIZE字段标示。突发大小=2^AxSIZE2.非对齐传输(Unaligned Transfer) 首先需要理解地址的对齐传输:在ARM的32bit的地址总线中,其最低两位[1:0]=0,所以从第...原创 2021-12-24 14:07:06 · 21215 阅读 · 6 评论 -
on-chip-bus(二):APB总线详解——什么是有等待传输和无等待传输?读操作和写操作的细节差异
1.概述 APB(Advanced Peripheral Bus,先进外设接口)是AMBA3协议家族的一部分。它提供了一种低成本的接口,在优化最低功耗的同时降低了接口复杂度。由APB Bridge和APB上的从设备两部分组成,主要用于读带宽的外设。 为了让APB外设易于集成到任何设计流程中,APB规定所有信号必须在时钟上升沿触发时进行传递。APB可以与AMBA的AHB与AXI进行接口拓展,可以使用APB来提供对外设的访问。AHB/AXI与APB之间通过...原创 2021-10-26 11:02:51 · 2123 阅读 · 0 评论 -
on-chip-bus(一):DDR的原理和行为:什么是突发传输?为什么DDR中要有多个bank?
1.DDR SDRAM 即Double Data Rate SDRAM。DDR在每次传输数据的时候,在每个时钟脉冲的上升沿和下降沿都传输一次数据,所以称为“Double Data Rate”。其数据传输频率是核心频率的2倍。2.DDR的内部结构DDR的内部一般有8个Bank,每个Bank都是一个存储阵列,由M行N列组成。在寻址时,只要给出需要哪一个Bank的哪一行,以及哪一行中的哪一列,即可找到其中的数据。 而左下角的Comma...原创 2021-10-25 11:18:23 · 4528 阅读 · 1 评论