编写可综合代码

代码的可综合性，即所编写的程序代码能够被综合器转换为响应的电路结构。
逻辑设计的目的是让综合器能够将代码综合成具体的硬件，所以设计者的代码交给编译器编译时，综合器总是假定整个HDL描述的数字逻辑都能被实现为具体的硬件电路。

如何更好地处理if条件语句中的算术操作？
**条件语句中作为判决条件的常常是某种表达式，所以也就包含了不同的操作符，通过修改这些表达式可以不同的方式实现相同的逻辑功能，而且还会获取某些方面性能（时序、面积等）的提升。

代码可综合常用指导原则：（1）避免创建不必要的锁存器
锁存器其实就是电平触发，而不是沿触发
（2）进程中的敏感列表一定要完备
（3）for循环的使用，以及避免组合逻辑回环
（4）阻塞和非阻塞
在设计时序电路的时候使用非阻塞赋值。因为非阻塞赋值可以不考虑语句的排列顺序，只需要将其连接关系描述清楚即可。
（5）在项目设计的时候，尽可能地采用单个全局时钟的时钟结构，并在时序逻辑设计时使用时钟的上升沿来触发触发器。
***在设计中使用时钟的双沿触发寄存器，一定要在综合和时序分析的时候精确地模拟出时钟占空比。时钟占空比的理想状态是50%，双沿触发的时候分别使用半个时钟周期将数据传递到下一个寄存器。
***如果设计中使用双沿触发的寄存器数目比较大，建议将不同触发沿的逻辑分别使用不同的模块进行隔离。
***在时序逻辑设计中尽量避免使用门控时钟。时钟门控电路一般狮子设计中都是使用单独的设计规范，而且其时序相对独立。门控时钟的时序一旦出现问题，就会产生一个错位的时钟或者引入毛刺，并最终导致向寄存器输入错误的数据。
***一个模块中的寄存器应当被同时复位。