Spice Model 解读

Spice Model 含义解读——FET

---

在进行模拟集成电路设计时，有时需要估算管子的尺寸等参数，这时就需要去查看pdk文件中的Spice model，而对于初学者来说，由于不熟悉，有时会找不到需要的参数，因此列出下表以供参考。（如有误，请及时指出）

左1是model文件中的名字，左2是我们在公式中见到的symbol，还列出了包括他们的名称、单位以及默认参数。

Spice Name	Symbol	Model Parameter	Units	Default
Level		Model Type		1
KP	$\mu C_{OX}$	Transconductance coefficient	$A/V^2$	20$\mu$
VTO	$V_{t0}$	Zero-bias threshold voltage	$V$	0
LAMBDA	$\lambda$	Channel-length modulation parameter	$V^{-1}$	0
GAMMA	$\gamma$	Body-effect parameter	$V^{1/2}$	0
PHI	${\varphi }_f$	Surface Potential	$V$	0.6
W	$W$	Channel width	Meters	Defined
L	$L$	Channel length	Meters	Defined
WD	$W_D$	Lateral diffusion width 横向扩散宽度	Meters	0
LD	$L_D$	Lateral diffusion length 横向扩散长度	Meters	0
TOX	$T_{ox}$	Oxide thickness	Meters	$\infty$
UO	$\mu$	Channel mobility	$c{m}^2/V/s$	350
RD	$R_d$	Drain ohmic resistance	$\Omega$	0
RS	$R_s$	Source ohmic resistance	$\Omega$	0
RG	$R_g$	Gate ohmic resistance	$\Omega$	0
RB	$R_b$	Bulk ohmic resistance	$\Omega$	0
RDS	$R_{ds}$	Drain-source shunt resistance 漏-源旁路电阻 (非$R_{ds(on)}$)	$\Omega$	$\infty$
CGSO	$C_{GSO}$	Gate-source overlap capacitance / channel width	$F/m$	0
CGDO	$C_{GDO}$	Gate-drain overlap capacitance/channel width	$F/m$	0
CGBO	$C_{GBO}$	Gate-bulk overlap capacitance/channel width	$F/m$	0
KF	$K_f$	Flicker noise coefficient		0
AF	$A_f$	Flicker noise exponent		1

除此之外，有时我们需要估计晶体管的工作点，因此了解Transconductance coefficient很重要。 然而，PDK文件可能不会直接显示出来，这意味着它需要计算。 为此，我们需要两个系数：UO($\mu$) 和 TOX($T_{ox}$)，然后可以通过下式计算：

$$KP=UO\times \frac{8.85\times 10^{-14}\times 3.9F/cm}{TOX}$$

注意单位问题。