HLS简介

---

前言

  虽然FPGA低延迟、低功耗、可并行计算、可通过代码重构等很多优点，但是学习起来并不简单，并且开发效率低，当然，开发效率因人而异。有没有提高FPGA开发效率的方法吗？有，就是今天要讲的内容：HLS。

一、什么是HLS

  HLS（High Level Synthesis，高层次综合）是一种代码的综合技术，可将C/C++高级语言综合成可用的网表文件的技术，比起硬件描述语言开发，具有更强的灵活性和高效性。

二、传统FPGA设计流程

传统HDL开发耗时比较大

---

---

在高级语言开发可以提高效率。

• 因为在软件中调试比硬件快很多
• 在软件中可以很容易的实现指定的功能
• 做RTL仿真需要的时间比软件多上千倍

---

---

三、hls使用模式

---

---

四、Intel®HLS编译器的使用和输出

---

---

五、Intel®HLS编译器要求

Intel®Quartus® Prime设计软件，支持仿真软件

• 包含Intel FPGA版本的Modelsim*模拟器

c++编译器

• 所有工具的许可文件

六、Intel®HLS编译器环境要求

1. 环境安装
   (1) Quartus 18.1；
   (2) Modelsim Starter Edition 10.5b
   (3) Visual Studio 2010 Professional

2. 基本操作流程
   (1) D:\intelFPGA\18.1\hls\init_hls.bat
   (2) 示例：D:\intelFPGA\18.1\hls\examples\counter

总结

在了解了HLS基础知识过后，是时候level up了！