ADC前端放大器以及RC滤波器设计考虑

ADC芯片采用的是LTC2500-32芯片。

        逐次逼近(SAR) adc具有高分辨率、优异的精度和低功耗。一旦选定一款精密SARADC，系统设计师就必须确定获得最佳结果所需的支持电路。需要考虑的三个主要方面是：模拟输入信号与ADC接口的前端、基准电压源和数字接口。本文将重点介绍前端设计的电路要求和权衡因素。关于其它方面的有用信息，包括具体器件和系统信息，请参阅数据手册和本文的参考文献。

        前端由驱动放大器和RC滤波器两部分组成。放大器调节输入信号，同时充当信号源和ADC输入之间的低阻抗缓冲器。RC滤波器限制到达ADC输入端的带外噪声，帮助衰减ADC输入端中开关电容的反冲影响。

        为SAR ADC选择合适的放大器和RC滤波器很苦难，特别是当应用程序需要不同于ADC的常规数据表使用时。根据影响放大器和RC选择的各种应用因素，我们提供了导致最佳解决方案的设计指导方针。主要考虑因素包括输入频率、吞吐量和输入多路复用。

       为了选择一个合适的RC滤波器，我们必须计算单通道或多路应用的RC带宽，然后选择R和C的值。

       图1显示了一个典型的放大器、单极点RC滤波器和ADC.ADC输入构成驱动电路的开关电容负载。其10MHz输入带宽意味着需要在宽带宽内保证低噪声以获得良好的信噪比（SNR）。RC网络限制输入信号的带宽，并降低放大器和上游电路馈入ADC的噪声量。然而，带宽限制过多会增加建立时间并使输入信号失真。

      在建立ADC输入和通过优化带宽限制噪声时所需的最小RC值，可以由假设通过指数方式建立阶跃输入来计算。要计算阶跃大小，需要知道输入信号频率、幅度和ADC转换时间。转换时间tCONV（图2）是指容性DAC从输入端断开并执行位判断以产生数字代码所需的时间。转换时间结束时，保存前一样本电荷的容性DAC切换回输入端。此阶跃变化代表输入信号在这段时间的变化量。此阶跃建立所需的时间称为“反向建立时间”

      

 

在给定的输入频率下，正弦波信号的最大不失真变化率可计算为

                                           

如果ADC的转换速率大大高于最大输入频率，则在转换时间内输入电压的最大变化量为

                                          2πFinVpeak tCONV

本次设计的ADC转换速率最小 1/660NS,为1.525Mhz，远大于最高输入频率

这是容性DAC切换回采集模式时出现的最大电压阶跃。然后，DAC电容与外部电容的并联组合会衰减此阶跃。因此，外部电容必须相对较大，达到几nF。此分析假设输入开关导通电阻的影响可忽略不计。现在需要建立的阶跃大小为

                                         

 

接下来计算在ADC采集阶段，ADC输入建立至½LSB的时间常数。假设阶跃输入以指数方式建立，则所需RC时间常数τ为：

                                        

其中tACQ是采集时间，NTC是需要建立的时间常数的数量。所需时间常数的数量可以通过计算阶跃大小VSTEP与建立误差之比的自然对数中计算出来——在本例中为½LSB

把这个代入上一个方程得到

                           

示例:带着计算RC带宽的方程，选择LTC2500 32位adc，具有660-ns转换时间，15.6KSPS吞吐量和5-V参考值。最大输入响应频率是1 kHz。

计算该频率下的最大步长得到：

2pi（1khz）（5V/2）(660ns)=0.010362V

这一步然后被外部电容的电荷衰减。使用45pf的DAC电容，假设100 nf的外部电容，衰减系数将约。把这些数字代入VSTEP的方程

Vstep=0.010362x45pf/(100nf+45pf)=4.6629uv

接下来，计算时间常数的数量，建立误差（本例为½LSB）

Ntc=ln（4.6629uv/4.096V/2^32）=8.494

tacq=64000ns-660ns=63,340ns

τ=tacq/ntc=7457.02ns

最小带宽B=1/2τ=21.342khz

计算REXT： 2RextCext=1/B  R =1/2CextB  τ=RC ,Rext= τ/C =74.5欧姆

最小带宽(B)、吞吐量（15.6ksps）和输入频率（1khz）之间的关系表明，越高的输入频率需要越高的RC带宽。类似地，更高的吞吐量导致较短的采集时间，增加了对RC带宽的需求。采集时间对所需带宽的影响最大;如果它翻倍(降低吞吐量)，所需的带宽将减半。此简化分析未包括二阶电荷反冲效应（查询），它在低频时变成主要影响因素。输入频率非常低时（<10kHz，包括DC），容性DAC上建立的始终是大约100mV的电压阶跃。此数值应作为上述分析的最小电压阶跃。

对于计算得到的RC带宽，可以利用表1进行检查。从表中可知，要使满量程阶跃建立至16位，需要11个时间常数（如表1）。对于计算的RC，滤波器的正向建立时间为11×40.49ns=445ns，远少于转换时间710ns。正向建立不需要全部发生在转换期间（容性DAC切换到输入端之前），但正向和反向建立时间之和不应超过所需的吞吐速率。对于低频输入，信号的变化率低得多，因此正向建立并不十分重要。

计算出滤波器近似带宽后，就可以分别选择REXT和CEXT的值。上述计算假设CEXT=2.7nF，这是数据手册所示应用电路的典型值。如果选择较大的电容，则当容性DAC切换回输入端时，对反冲的衰减幅度会更大。然而，电容越大，驱动放大器就越有可能变得不稳定，特别是给定带宽下REXT值较小时。如果REXT值太小，放大器相位裕量会降低，可能导致放大器输出发生响铃振荡或变得不稳定。对于串联REXT较小的负载，应采用低输出阻抗的放大器来驱动。可以利用RC组合和放大器的波特图执行稳定性分析，以便验证相位裕量是否充足。最好选择1nF至3nF的电容值和合理的电阻值，以使驱动放大器保持稳定。此外务必使用低电压系数的电容，如NP0型，以保持低失真。

        REXT的值必须能使失真水平保持在要求的范围以内。图6显示了驱动电路电阻对失真的影响与AD7690输入频率的函数关系。失真随着输入频率和源电阻的提高而提高。导致这种失真的原因主要是容性DAC提供的阻抗的非线性特性。

        低输入频率(<10kHz)可以支持较大的串联电阻值。失真还与输入信号幅度有关；对于同一失真水平，较低的幅度可以支持较高的电阻值。计算上例中的REXT：τ=51.16ns，假设CEXT为2.7nF，得到电阻值为18.9Ω。这些值接近ADI数据手册应用部分给出的常见值。

        此处计算的标称RC值是有用的指南，但不是最终解决方案。选择REXT与CEXT之间的适当平衡点，需要了解输入频率范围、放大器可以驱动多大的电容以及可接受的失真水平。为了优化RC值，必须利用实际的硬件进行试验，从而实现最佳性能。

选择合适的放大器
 

在上一部分中，我们根据输入信号和ADC吞吐速率，计算了适合ADC输入的RC带宽。接下来必须利用此信息选择合适的ADC驱动放大器。需要考虑如下方面：
 

放大器大小信号带宽

●建立时间

●放大器噪声特性以及对系统噪声的影响

●失真

●失真对于电源轨的裕量要求

 数据手册通常会给出放大器的小信号带宽。但是，根据输入信号的类型，大信号带宽可能更重要，尤其是高输入频率（>100kHz）或多路复用应用（因为电压摆幅较大），而且输入信号的正向建立更加关键。例如，ADA4841-1的小信号带宽为80MHz（20mVp-p信号），但大信号带宽仅3MHz（2Vp-p信号）。上例采用AD7980，计算的RC带宽为3.11MHz.对于较低的输入频率，ADA4841-1是很好的选择，因为其80MHz小信号带宽对于反向建立而言绰绰有余，但在多路复用应用中则有困难，因为对于大信号摆幅，此时的RC带宽要求提高到3.93MHz.这种情况下，更合适的放大器是ADA4897-1，它具有30MHz的大信号带宽。一般而言，放大器的小/大信号带宽至少应比RC带宽大两三倍，具体取决于是以反向建立还是正向建立为主。如果要求放大器级提供电压增益（这会降低可用带宽），更适用这条原则，甚至可能需要带宽更宽的放大器。

看待正向建立要求的另一种方式是查看放大器的建立时间特性，它通常是指建立到额定阶跃大小某一百分比所需的时间。对于16位到18位性能，通常要求建立到0.001%，但大多数放大器仅指定不同阶跃大小的0.1%或0.01%建立时间。因此，为了确定建立特性是否支持ADC吞吐速率，需要对这些数值进行折中。ADA4841-1针对8V阶跃给出的0.01%建立时间为1μs.在驱动1MSPS（1μs周期）AD7980的多路复用应用中，它将无法使满量程阶跃的输入及时建立，但如果降低吞吐速率，例如500kSPS可能是可行的。

RC带宽对于确定放大器的最大容许噪声量十分重要。放大器噪声一般通过低频1/f噪声（0.1Hz至10Hz）和高频时的宽带噪声谱密度（图7所示噪声曲线的平坦部分）来规定。

 

参考ADC输入的总噪声可以计算如下。首先，计算放大器的宽带谱密度在RC带宽上产生的噪声

      

       其中，en =噪声谱密度(nV/√Hz)， N =放大器电路噪声增益，BWRC = RC带宽(Hz)。

接下来，加入低频1/f噪声，这通常是指定的峰峰值，需要转换为均方根，通常使用这个方程。

其中，Vn,1/ f,pk -pk= 1/f峰峰值噪声电压，N =放大器电路噪声增益。

总噪声由平方根和给出:

这个总噪声应该是ADC噪声的1 / 10，以便对总体信噪比有最小的影响。根据目标系统的信噪比，可能允许更高的噪声。例如，如果ADC的信噪比= 91 dB, VREF = 5 V，那么总噪声应该小于或等于

从这个数字，很容易计算出1/f噪声和宽带噪声谱密度的最大允许规格。

假设所考虑的放大器具有可忽略的1/f噪声，以单位增益工作，并使用具有先前计算的RC带宽的滤波器，3.11MHz,那么

因此，放大器的宽带噪声谱密度必须≤2.26 nV/√Hz。ADA4841-1符合这一标准，其规格为2.1 nV/√Hz。

放大器需要考虑的另一个重要特性是特定输入频率时的失真。通常，为获得最佳性能，16位ADC需要大约100dB的总谐波失真(THD)，18位ADC需要大约110dB。图8显示对于2Vp-p输入信号，ADA4841-1的典型失真与频率的关系图。

        图中显示的不是总谐波失真，而是一般最为重要的二次和三次谐波成分。ADA4841-1的噪声非常小，失真特性优异，足以驱动18位ADC到大约30kHz。当输入频率接近100kHz或更高时，失真性能开始下降。为在高频时实现低失真，需要使用功耗更高、带宽更宽的放大器。较大的信号也会降低性能。对于0V至5V的ADC输入，失真性能信号范围将提高到5Vp-p。从图8所示的失真图可看出，这将产生不同的性能，因此放大器可能需要测试，以确保它满足要求。图9比较了多个输出电压水平的失真性能。

ADA4841-1的噪声非常小，失真特性优异，足以驱动18位ADC到大约30 kHz。当输入频率接近100 kHz或更高时，失真性能开始下降。为在高频时实现低失真，需要使用功耗更高、带宽更宽的放大器。较大的信号也会降低性能。对于0 V至5 V的ADC输入，失真性能信号范围将提高到5 V p-p。从图8所示的失真图可看出，这将产生不同的性能，因此放大器可能需要测试，以确保它满足要求。图9比较了多个输出电压水平的失真性能。

                            图9.不同输出电压水平的失真与频率的关系。

裕量，即放大器最大实际输入/输出摆幅与正负电轨之差，也可能影响THD。放大器可能具有轨到轨输入和/或输出，或者要求最高1 V甚至更大的裕量。即便是轨到轨输入/输出，如果工作信号电平接近放大器的供电轨，也将难以获得良好的失真性能。因此，最好应选择让最大输入/输出信号远离供电轨的电源电平。考虑一个0 V至5 V输入范围的ADC，采用ADA4841-1放大器驱动，需要将ADC的范围提高到最大。该放大器具有轨到轨输出，对输入有1 V的裕量要求。如果用作单位增益放大器，则至少需要1 V的输入裕量，正电源至少必须是6 V。输出为轨到轨，但仍然只能驱动到地或正供电轨的大约25 mV范围内，因而需要一个负供电轨，以便一直驱动到地。为了给失真性能留有一定的裕量，负供电轨可以是–1 V。

如果允许降低ADC输入范围，从而丧失一定的SNR，则可以消除负电源。例如，如果ADC的输入范围降为0.5 V至5 V，此10%损失将导致SNR降低大约1 dB。然而，这样就可以将负供电轨接地，从而消除用以产生负电源的电路，降低功耗和成本。

因此，选择放大器时，务必考虑输入和输出信号范围要求，以便确定所需的电源电压。本例中，额定工作电压为5 V的放大器不能满足要求；但ADA4841-1的额定电压高达12 V，所以使用较高的电源电压将能实现出色的性能，并提供充足的电源裕量。