存储器层次结构——存储技术

随机访问存储器（RAM）
随机访问存储器分为两类：静态的（SRAM）和动态的（DRAM）。静态RAM比动态RAM更快，但价格也贵得多。SRAM用来作高速缓存存储器，既可以在CPU芯片上，也可以在片下。DRAM用来作为主存以及图形系统的帧缓冲区。
1.静态RAM
SRAM将每个位存储在一个双稳态存储器单元里。每个单元使用一个六晶体管电路来实现的。这个电路有这样一个属性，它可以无限期地保持在两个不同的电压配置或状态之一。其他任何状态都是不稳定的——从不稳定状态开始，电路会迅速地转移到两个稳定状态中的一个。由于SRAM存储器单元的双稳态特性，只要有电，它就会永远地保持它的值。即使有干扰（例如电子噪音）来扰乱电压，当干扰消除时，电路就会恢复到稳定值。
2.动态RAM
DRAM将每个位存储为对一个电容的充电。与SRAM不同，DRAM存储器单元对干扰非常敏感。当电容的电压被扰乱之后，它就永远不会恢复了。暴露在光线下会导致电容电压改变。
3.传统的DRAM
DRAM芯片中的单元被分成d个超单元，每个超单元都由w个DRAM单元组成。一个dXw的DRAM总共存储了dw位信息。超单元被组织成一个r行c列的长方形阵列，这里rc=d。每个抄单元有形如（i，j）的地址，这里i表示行，而j表示列。
信息通过称为引脚的外部连接器流入和流出芯片，每个引脚携带一个1位的信号。
每个DRAM芯片被连接到某个称为内存控制器的电路，这个电路可以一次传送w位到每个DRAM芯片或一次从每个DRAM芯片传出w位。为了读出超单元（i，j）的内容，内存控制器将行地址i发送到DRAM，然后是列地址j。DRAM把超单元（i，j）的内容发回给控制器作为响应。行地址i称为RAS（行访问选通脉冲）请求。列地址j称为CAS（列访问选通脉冲）请求。注意：**RAS和CAS请求共享相同的DRAM地址引脚。**电路设计者将DRAM组织成二维阵列而不是线性数组的一个原因是降低芯片上地址引脚的数量。
4.内存模块
DRAM芯片封装在内存模块中，它插到主板的扩展槽上。

上图展示了一个内存模块的基本思想。示例模块用8个64Mbit的8M X 8的DRAM芯片，总共存储64MB（兆字节），这8个芯片编号为0~7。每个超单元存储主存的一个字节，而用相应超单元地址为（i，j）的8个超单元来表示主存中字节地址A处的64位字。在上图示例中，DRAM 0 存储第一个（低位）字节，DRAM1存储下一个字节，依此类推。
通过将多个内存模块连接到内存控制器，能够聚合成主存。
5.增强的DRAM

快页模式DRAM（FPM DRAM）。FPM DRAM允许对同一行连续地访问可以直接从行缓冲区得到服务，从而改进了这一点。

扩展数据输出DRAM（EDO DRAM）。FPM DRAM的一个增强的形式，它允许各个CAS信号在时间上靠的更紧密一点。

同步DRAM （SDRAM）。SDRAM用与驱动内存控制器相同的外部时钟信号的上升沿来代替许多这样的控制信号。最终效果就是SDRAM能够比那些异步的存储器更快地输出它的超单元的内容。

双倍数据速率同步DRAM（DDR SDRAM）。SDRAM的一种增强，通过使用两个时钟沿作为控制信号，从而使DRAM的速度翻倍。

视频RAM（VRAM）。它用在图形系统的帧缓冲区中。与FPM DRAM类似。两个主要区别是：1）VRAM的输出是通过依次对内部缓冲区的整个内容进行移位得到的；2）VRAM允许对内存并行地读和写。因此，系统可以在写下一次更新的新值（写）的同事，用帧缓冲区中的像素刷屏幕（读）。

6.非易失性存储器
如果断电，DRAM和SRAM会丢失他们的信息，从这个意义上说，他们是易失的(volatile)。另一方面，非易失性存储器即使是在关电后，依然保存着他们的信息。由于历史原因，虽然ROM中有的类型即可以读也可以写，但是他们整体上都被称为只读存储器(ROM)。ROM是以他们能够被重编程(写)的次数和对他们进行重编程所用的机制来区分的。

可编程ROM（PROM）只能被编程一次。

可擦写可编程ROM（EPROM）有一个透明的石英窗口，允许光到达存储单元。紫外线光照射过窗口，EPROM单元就被清除为0。

电子可擦除PROM（EEPROM）类似于EPROM，但他不需要一个物理上独立的编程设备，因此可以直接在印制电路卡上编程。
闪存是一类非易失性存储器，基于EEPROM，他已经成为了一种重要的存储技术。固态硬盘（SSD）就是基于闪存的磁盘驱动器。