硬件工程师必须知道的芯片测试知识

更多的硬件和嵌入式开发知识请关注微信公众号：技术专家，每日更新最专业的开发知识，或者添加微信号：Shadan1232222 进技术交流群与资深工程师一起学习进步！

作为硬件工程师，在开发前期需要对芯片的选型进行评估，对绝大多数的集成厂商而言，是没有能力去做芯片级别能力的测试，只能参考datasheet上的规格去进行选型，但是这个过程对于产量较大的项目存在着非常大的风险，因为我们忽视了芯片规格书以外的因素对电路造成的影响（这个影响一般为不可预知的电路失效，严重可降低产品的良率）。

 

芯片测试的目的是剔除在设计和生产过程中失效和潜在的失效芯片，防止不良品流入客户。因此我们在选型时，需要增加芯片测试级别的评估，通过与原厂以及封测厂的交流，获取芯片设计验证→过程工艺检测→晶圆测试→芯片成品测试阶段的关键参数和指标来综合评估（对有话语权的厂商而言通常都会增加审厂这一流程）。

芯片设计验证是芯片在量产前期的功能测试或者物理验证；过程工艺检测是在晶圆制造过程中的测试，主要考察的因素有wafer的缺陷、膜厚、线宽、关键尺寸等；晶圆测试（chip probing）是对已经完成后的晶圆进行测试，这一步骤的主要目的是在划片前将坏的裸片（DIE）挑选出来，以减少封装和芯片成品测试成本，同时统计晶圆上的合格率，能直接反应晶圆制造良率、检验晶圆的制造能力。芯片成品测试（Final Test），在划片、键合、封装和老化过程中都会损坏部分电路，所以在上述流程完成后，需要按照测试规范对成品进行全面的电路检测，挑选出合格的成品，根据器件性能的指标进行分级，同时记录各个级别器件数和各种参数的统计分布情况。

                                                图  MAPING图和wafer probing

一般而言，晶圆测试项目总结如下：

1. 开短路测试
2. 漏电流测试
3. 数字引脚测试（输入输出的电流和电压）
4. 交流测试
5. 功能性测试

 

在上述的四个流程中，我们最需要关注的是CP测试和FT测试，也称为中测和中测。所谓的CP测试主要目的就是在芯片封装前将坏的芯片筛选出来以节省封装成本，但是通常在CP测试阶段只会针对良率影响较大的进行测试，其余的会放到FT测试中，fail率不高的在CP阶段只会增加成本。个别厂商甚至取消了CP测试，这是一个取舍，在评估物料时需要做一定关注，此外，CP测试一般只会做一些基本的DC、低速数字电路的功能（阈值电压、导通电阻、漏电流等参数），且测试精度往往不够准确，因此FT测试项目和拦截标准至关重要。

 

FT测试是封装级别的测试，因为在制造过程中会导致芯片部分电路失效或者参数漂移，一般而言，广义上的FT测试都是通过ATE（自动测试设备）导入相应的测试程序对芯片进行测试，ATE通过后出货给客户，但是对要求比较高的客户，在ATE测试完成后，通常还需要进行SLT测试，即系统级别测试项目，也称为bench test，SLT测试比FT测试更严格，一般是Function Test，测试具体模块的功能是否正常，当然SLT测试一般也比FT测试更加的耗费时间，只能采取抽测的方式。

 

一般而言，FT阶段的测试项目如下：

1. 电源检测
2. 管脚DC检测
3. 测试逻辑（JTAG测试）
4. Burn in测试
5. 物理连接PHY测试
6. IP内部检测
7. IP的IO检测
8. 辅助功能检测

上述所有的检测都会给出PASS/fail，根据这些PASS和FAIL来对芯片进行分析以及产品分级，FT的测试项目也是我们评估芯片的重要依据。