PS端以太网通过PL端扩展方法记录

最新推荐文章于 2024-03-27 00:15:00 发布
VIP文章 最新推荐文章于 2024-03-27 00:15:00 发布
阅读量2.4k 收藏 20
点赞数 3
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44542267/article/details/115414549
版权

PS端以太网通过PL端扩展方法记录
我的板卡上的FPGA选用的是xilinx的z7系列的片子，型号是XC7Z045-2FFG900I，选用的phy的型号是marvell的88e1116RA0-NNC1C000。通过PL端与phy芯片相连接，本文是记录pS端的以太网通过EMIO扩展到PL端的方法。
1、 新建FPGA工程，我的工程命名为z7_1g_ethernet。
2、 新增block，block中添加模块，首先添加z7的PS模块。如下图
在这里插入图片描述在这里插入图片描述

3、 对z7的PS端进行配置，双击打开如下图所示：
在这里插入图片描述

3.1对peripheral进行配置，如下图所示：由于我的板子上与Ethernet0复用的的各个MIO口没有用到，因此我们选择Ethernet0通过PL端来扩展，因此选择Ethernet并MDIO，二者均选择EMIO。选择PS端的UART0接口作为调试候串口
在这里插入图片描述

3.2时钟配置，我板上的时钟是33.333mHz的，因此时钟填入33.33MHz,FCLK_CLK0填入200MHz。如下图

最低0.47元/天 解锁文章
大梦_春秋
关注
  • 3
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
ZYNQ7000使用PL+PS实现网络功能的例程xapp1082
11-06
ZYNQ7000使用PL+PS实现网络功能的例程， 对于使用PL实现网络功能，有非常大的参考作用
ZYNQ使用1G/2.5G Ethernet PCS/PMA or SGMII拓展PS端网口
Markus_xu的博客
10-08 9881
文章目录前言一、硬件设计1.创建 Block Design2.配置 1G/2.5G Ethernet PCS/PMA or SGMII 核3.配置PS端4.连接PS端和1G/2.5G Ethernet PCS/PMA or SGMII5.添加约束并生成硬件比特流文件二、Petalinux配置1.导入硬件文件2.编译总结 前言 提示：以下是本篇文章正文内容，下面案例可供参考 一、硬件设计 1.创建 Block Design 并在 Block Design 中添加 Zynq 的 PS 端内核1，和1G/2
ZYNQ第六章-PS与PL数据交互第一篇
最新发布
m0_56222647的博客
03-27 1266
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源
Allen20_zhang的博客
09-09 5589
AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源 本调试说明针对xc7z020clg400-2展开，工程建立在vivado 2018.3上，实验平台米联客MZ7XB-FUN。 背景：PS端UART资源有限，难以满足实际运用中多串口的需求。 具体方法：PS通过AXI总线调用PL的EMIO管脚进行UART的拓展，本说明采用vivado自带的IP核AXI Uartlite完成。 一、调试步骤： Step1：在Block Design文件中添加ZYNQ7 PS核和AXI Uartlit
fpga接口系列_基于zynq的以太网开发（pl到ps）
风沿的博客
04-23 6615
目的：硬件通过光纤传输数据，用以太网交互。Ps端把数据传给fpga，fpga再通过GTXbank中的serdes通道中的sgmii传输出去。 条件：掌握传输接口以及传输通道、了解传输协议、通过协议控制ip核发送数据。 查到的实现方案： 接口介绍： 、RGMII、首先了解以太网的接口，主要有GMIISGMII、TBI核RTBI。 对于接口，主要掌握的是每个管教都有什么...
ZYNQ 网络通信的四种实现方案
热门推荐
wangjie36的博客
06-22 1万+
一，ZYNQ MIO以RGMII 接口连接外部PHY芯片实现LWIP网络通信。 二，ZYNQ PS 的 ENET0/ENET1 通过 EMIO 的方式扩展至 PL，在 PL 中通过 RGMII 接口连接扩展子卡实现 LWIP 网络通信。 在PL中搭建了1个AXI 1G/2.5G Ethernet Subsystem以及1个AXI Direct Memory Access IP 核。这两个 IP核均通过AXI 总线经S_AXI_HP0 口与PS 连接，PS 通过AXI 总线对其进行配置和控..
zynq或zynqmp通过emio和gmii to rgmii ip使用pl端以太网调试
newuart的博客
08-25 1万+
问题： 经常收到求助： 例如：项目场景：示例:通过蓝牙芯片(HC-05)与手机 APP 通信，每隔 5s 传输一批传感器数据(不是很大) 常见问题： 提示：这里描述项目中遇到的问题： 例如：数据传输过程中数据不时出现丢失的情况，偶尔会丢失一部分数据 APP 中接收数据代码： @Override public void run() { bytes = mmInStream.read(buffer); mHandler.obtainMessage
FPGA_adc采样并通过以太网发送到上位机
weixin_42304868的博客
10-14 2050
本项目使用FPGA-ZYNQ-7020采集8通道ADC数据，通过以太网上传到上位机显示波形PL部分包括数据的获取与处理，数据从PL传递到PSPS部分包括以太网的发送，由PL到PS的中断触发本文章不详细讲解背后原理 但保证每一步足够详细，跟着就能实现。本人FPGA平台 大磊FPGA7020开发板 vivado2020.2 vitis2020.2 匿名上位机公开版
FPGA的PL端使用1G/2.5G Ethernet PCS/PMA or SGMII核实现SFP千兆以太
qq_40052606的博客
05-09 6247
FPGA的PL端使用1G/2.5G Ethernet PCS/PMA or SGMII核实现SFP千兆以太 在实现SFP千兆以太网传输时需要使用Tri Mode Ethernet MAC之间通过GMII接口连接或者PS端直接输出GMII接口。这里采用PL端实现，因此选择Tri Mode Ethernet MAC选项。 SFP使用的是千兆以太网，也就是使用1000BASEX模式，需要将速度设为1G。 选择1000BASEX模式。有些PHY芯片也支持SGMII模式，根据实际硬件来进行设置。 使用FPGA芯
Zynq PL端调用PS端的时钟
李家小院
01-07 4071
本文的目的：在XCZU21DR环境下，PS给PL提供一个100MHz的时钟，PL端根据此时钟产生1S信号，点亮LED。
基于ZYNQ的千兆网项目(3)
zhangningning1996的博客
07-01 6506
基于ZYNQ的UDP实现项目简述UDP简述PL端设计PS端设计下板测试 项目简述 前面的文章讲解了TCP客户机与主机在ZYNQ上面的实现，其实说白了就是调用现成的API函数，这点与FPGA的设计其安全不同，因为进行FPGA设计必须要完全理解底层才可以进行相应的设计。本篇博客我们将讲解ZYNQ实现UDP协议。关于UDP的理论部分，我们在使用FPGA实现的时候已经进行了完整的讲解，详细请查看基于FPGA的千兆以太网的实现，上面对UDP的特点、组包、CRC进行了详细的论证。这里建议大家一定要学习， 虽然即使不明白
基于ZYNQ的PL端扩展SGMII网口（PS控制）调试经验.pdf
11-25
基于zynq045的使用PS端网络控制器，通过PL端的SGMII接口扩展网口，实现千兆网通讯，本文介绍整个系统结构、PL端设计流程、PS端uboot修改和kernel内核修改等，并通过uboot和linux系统下的ping指令进行网络测试，亲测...
ZYNQ PS端以太网收发测试
12-21
ZYNQ PS端以太网收发测试
LWip以太网调试详细步骤——PS端
07-25
zynq开发板 vivado环境下以太网工程调试详细建立步骤PS端（Running a lwIP Echo Server on a Multi-port Ethernet design _ FPGA Developer.pdf）
EBAZ4205 PL 网口 以太网echo实验
07-26
EBAZ4205的网口连接在PL上，本资源在sdk中利用LWIP和PL的以太网，实现了PHY自协商，自协商后可以成功进行TCP echo实验。资源有vivado工程和文档教程。
ZYNQ的PS端三种网口扩展
qq_39485231的博客
03-03 1万+
博客里面提到的工程下载地址： link ZYNQ的PS端三种网口扩展一、 PS端的MIO扩展以太网网口1、硬件平台搭建2、软件平台搭建3、网络测试二、 PS端的EMIO扩展以太网网口1、硬件平台搭建2、软件平台搭建3、网络测试三、 PL端以太网网口拉到PS端去用1、硬件平台搭建2、软件平台搭建3、网络测试 开发平台米联客的MZ7030FA，FPGA型号xc7z030ffg676-2，软件版本vivado2017.4 一、 PS端的MIO扩展以太网网口 1、硬件平台搭建 这种方式比较简单，只需要在对ZYNQ
PS端MIO EMIO实验
月上柳梢头的博客
04-16 612
实验内容：控制MIO端口的LED闪烁，闪烁次数16次。 主函数： int main(void) { int Status; u32 InputData; printf("GPIO Polled Mode Example Test \r\n"); Status = GpioPolledExample(GPIO_DEVICE_ID, &InputData); if (Status != XST_SUCCESS) { printf("GPIO Polled Mode Example Tes
ZYNQ芯片AXI 协议和PL和PS接口互联
chinamaoge的博客
03-02 3489
AXI 协议 Zynq可扩展平台的性能不仅在于PS与PL的功能强大，最大的优势在于能把二者联合起来使用以形成完整体系。其中，起到至关重要作用的就是通过AXI总线协议实现两部分的紧密联合。 在介绍AXI协议之前先介绍先进的微控制器总线结构（Advanced Microcontroller Bus Architecture，AMBA）。AMBA是一个开放标准，概述了如何在SoC中连接和管理...
zynq--7z035 官方zynq开发板实现PL按键通过EMIO扩展到PS控制PL的LED
scottar的博客
01-21 1233
1、目标 本人参考的是正点原子的教学视频https://www.bilibili.com/video/av78603756?p=13 zynq中FPGA与ARM的接口是EMIO，EMIO的主要的功能是PS通过PL扩展接口，控制PL上连上的设备。 2、实现过程 2.1添加工程 2.2 修改IO端口 为GPIO端口，并且添加EMIO端口 打开EMIO端口，配置...
zynq ps 端扩展双网口
08-18
Zynq PS 端扩展双网口是指在 Zynq PS（处理系统）中增加额外的两个以太网口。Zynq是一款集成了 ARM Cortex-A9 处理器和 FPGA（可编程门阵列）的系统级芯片。它能够通过 PL（可编程逻辑）部分在硬件层面进行定制化...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值