小马拉大车--PS端使用AXI接口享受10G以太网

已于 2025-01-17 11:00:55 修改
阅读量518 收藏 10
点赞数 5
分类专栏： ZYNQ 文章标签： fpga开发
于 2024-12-23 23:34:08 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a603096749/article/details/144680034
版权

 在高速数据采集系统中做高速数据传输的接口之一就是10G以太网， 用惯了FPGA直接使用10G以太网，某天突发奇想让ZYNQ的ARM也挂个10G以太网岂不是很有牌面？那本篇介绍如何使用PL的GTH接口给PS扩展出一个10G以太网。

     事先申明，让Cortex-A53来玩儿10G以太网实用价值不大，此功能纯属是来炫技滴。

    首先赛灵思官方已经把轮子造好了，可以移步这里去下载：

https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/478937213/MPSoC+PS+and+PL+Ethernet+Example+Projects

  下载好后，会看到2019.1/2019.2这两个文件夹，使用对应版本的VIVADO运行里面的TCL指令编译出需要的工程。砖头使用的是VIVADO2020.2，将2019.2的工程升级后实测也是能用的。成功后就像下面这样：

    

图片

    官方工程对应的板子是ZCU102，当然砖头没有这么昂贵的板子啦。这个工程移植到自己的板子上也很Easy。

  1）配置工程的ZYNQMP处理器为自己板子对应型号，之后对着自己的核心板配置好ZYNQMP最小系统，注意此工程PS端的UART引脚和国内大部分的开发板都不一样，此UART是LINUX的控制台终端接口，一定要和自己的板子一致

最低0.47元/天 解锁文章
Xilinx IP 10G Ethernet PCS/PMA IP Core
baidu_34971492的博客
10-16 2456
10G以太网物理编码子层/物理介质连接（PCS/PMA）核心在Xilinx 10G以太网介质访问控制器（MAC）核心和具有10Gb/s能力的PHY之间形成了无缝接口，实现了高速以太网系统和子系统的设计。•根据万兆以太网规范设计IEEE标准802.3-2012第49、72、73、74条•管理PCS/PMA寄存器的可选管理数据接口（MDIO）•支持Zynq-7000、UltraScale中的10GBASE-SR、-LR和-ER光链路™, Virtex-7和Kintex-7设备（仅限LAN模式）
详解AXI4-Full接口（1）--什么是AXI4-Full接口？
热门推荐
孤独的单刀
11-24 1万+
通过本文您会学到：什么事AXI-Full总线？
Xilinx FPGA实现10G以太网接口传输
03-02
ZC706开发板实现10G以太网网MAC层数据传输，包含完整工程，软件版本vivado2019以上
ZCU106以太网
Junluoyu的博客
12-01 1847
目录 一.ps_mio_eth_1g 二.pl_eth_1g 一.ps_mio_eth_1g 使用FPGA板载的RJ45接口，使用zynq Ultrascale+ Mpsoc的GEM3，然后直接用vitis或者SDK跑Iwip来构建以太网。 二.pl_eth_1g 参考官方的zcu102例子搭建，使用SFP构建1000Base-x的转接口。 需要找到GTH(GTH是一种高速的收发器，支持500Mb/s到16.375Gb/s的传输速度)的位置，如图所示，USER_MGT_Si570_C...
【Ultrascale+ MPSOC学习记录】10、PS端以太网使用lwip
最新发布
ryo891012的博客
03-23 330
还是参考ALINX教程，学习PS端以太网如何使用，从教程中可以看到，开发板使用了一个xilinx默认不支持的phy JL2121，所以需要修改lwip的库源码。
axi-10g-ethernet-教程与笔记习题
05-18
axi-10g-ethernet IP Product Guide
AXI 1G/2.5G Ethernet Subsystem IP核使用过程中参数配置全解
u011565038的博客
06-11 6509
AXI 1G/2.5G Ethernet Subsystem 是一个为FPGA设计的以太网子系统，它支持1Gbps和2.5Gbps的数据传输速率，使得FPGA能够直接进行高速以太网通信。这个子系统通常包含以太网MAC控制器、GMII（千兆媒体独立接口）或RGMII（简化GMII）接口、以及可选的PHY（物理层）接口支持。
【10G以太网】10G Ethernet Subsystem 学习记录
qq_41186941的博客
03-12 1万+
10G Ethernet Subsystem 学习记录 说明：本文摘自 V3学院 尤老师的培训班笔记，仅用于个人学习，不用于任何商业用途。 满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。 10GBASE-R 是一种使用 64B/66B 编码，数据流为 10.3125Gbit/s。一般情况下参考时钟为156.25M。为什么？ 10312.5/156.25=66 每1bit的时钟为10.3125Gbit/s,那么如果是每66bit为一个数，那么其采样时钟就是10312.5/66=156
zynq的emio和axi_基于Zynq—7000的多种以太网实现方案
weixin_40008644的博客
12-21 2057
刘佳+钱瑞杰+李洋摘 要：Zynq是Xilinx公司推出的第一个可扩展处理平台，将双核ARMCortex A9處理器与可编程逻辑架构结合，充分体现软硬件协同设计。以太网是当今通信领域广泛应用的接口，在Zynq中提供了两路千兆以太网控制器，结合MIO、EMIO、AXI、PL等资源，可提供多种以太网实现方案。关键词：Zynq可扩展处理平台；软硬件协同设计；以太网中图分类号：TP391.41 文献标识码...
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
在本文中，我们将深入探讨如何使用Xilinx的Vivado IPI（集成平台流程）来构建Zynq-7000系列FPGA中的PS（处理系统）到PL（可编程逻辑）通信，并通过AXI-HP接口和AXI-DMA IP实现高效的DDR存储器访问。我们将覆盖以下...
10G 以太网开发，包含MAC + PCS/PMA以及时序约束
m0_50377668的博客
04-27 3887
每一层实现各自的功能和协议，并完成与相邻层的接口通信。对于 udp_ip 的例化时，设置本地的 ip 地址，也就是开发板的 IP 地址为192.168.0.2，本地的 MAC 地址为 000a3501fec0，目的 IP 地址设置为 192.168.0.3，源端口和目的端口都设置为 8080。udp_ip-----------------------------------------------------------udp协议转换，负责将用户数据转换为10g_ethernet的数据接口接受的数据。
xilinx 10G mac
08-30
本文档详细说明了xilinx 10G 以太网子系统，原文为英文版，个人在文档中添加了全部内容的中文注释
10g_mac_example 万兆以太网
05-27
10g_mac_example 万兆以太网 参考实例例程 千兆万兆以太网
详解Xilinx的10G PCS PMA IP（万兆以太网二）
详解FPGA及硬件电路开发
10-30 3143
本文介绍了在Xilinx FPGA上实现万兆以太网通信的三种方法，重点讲解了使用10G PCS PMA作为PHY层的方案。详细阐述了10GBASE-R/KR的工作原理、XGMII接口时序、内核时钟分析及IP的功能信号与调试信号，为设计万兆以太网通信系统提供了理论基础和实践指导。
Xilinx IP 10 Gigabit Ethernet Subsystem IP
baidu_34971492的博客
10-18 1247
10G 以太网子系统通过 AXI4 流接口提供 10 Gb/s 以太网 MAC、物理编码子层 （PCS） 和物理介质附件 （PMA） 传输和接收功能。该子系统设计用于与 10GBASE-R 物理侧接口 （PHY） 或 10GBASE-KR 背板接口，并按照 IEEE 标准 802.3-2012、载波检测多址与碰撞检测 （CSMA/CD） 访问方法和物理层规范 （IEEE Std 802.3） 设计。
10G以太网
hanhailong0525的博客
11-10 5180
概述 该文章得验证平台位xilinx KCU105开发板，实现了双通道10g eth收发，以及内外循环。 10g以太网系统框图 时钟 PCS/PMA接收外部差分参考时钟(156.25MHz),经过内部锁相环输出coreclk（156.25MHz）,从而驱动整个系统工作 数据 发送:用户在156.25MHz时钟下，通过64bit位宽axi stream总线将数据发送给MAC核，MAC将axi stream数据转换成xgmii协议数据发送给PCS/PMA，PCM/PMA内部经过64b/66b
xilinx 10G Ethernet Subsystem IP 使用
baidu_34971492的博客
01-09 1748
此时，只需其中 1 个 IP 核内部的共享资源（MMCM、QUADPLL、GTX 参考时钟等）便可以满足所有 IP 核的需求，即选择将共享资源包含在 IP 核内部。当设计中只包含 1 个此 IP 核时，应当将可共享的逻辑资源和硬件模块包含在 IP 核内部，这样会减少所生成的模块数量，简化设计。将IP 核AXI-Stream 的用户数据接口位宽设为 64bit，此时对应用户接口时钟频率为 156.25MHz。将 GTX 动态重配置端口 DRP 的时钟设为 100MHz， Debug 功能不作使用，如下图。
Xilinx IP 10 Gigabit Ethernet Subsystem IP接口说明
baidu_34971492的博客
10-25 906
正常帧传输的时序如图 3-10 和图 3-11 所示。当客户端想要传输帧时，它会断言s_axis_tx_tvalid并将数据和控件置于同一时钟周期中的s_axis_tx_tdata和s_axis_tx_tkeep。对于传输数据s_axis_tx_tdata，端口在逻辑上分为通道 0 到通道 3（用于 32 位接口）（请参阅表 3-3），或通道 0 到通道 7（用于 64 位接口）（请参阅 表 3-4），s_axis_tx_tkeep字的相应位表示s_axis_tx_tdata上的有效数据。
ip打包后如何加入 xilinx_10G以太网接口（三）：IP核的配置
weixin_39884492的博客
11-25 1614
感觉IP核的配置还能再水一篇专栏文章 以下诸多内容也将翻译理解自IP核的用户手册，具体参考详见最后的参考文献。本系列将会分为：基本知识、接口的基本结构、IP核的配置、接口的测试与使用等章节。前面两篇文章简单介绍了10G以太网和以太网接口的基本结构，如果忘记了的可以回头再去看看⬇️。十二点过九分：10G以太网接口（一）：基本知识​zhuanlan.zhihu.com十二点过九分：10G以太网接口（二...
zynq pcs pma
02-11
### Zynq中的PCS和PMA介绍 在Zynq系列器件中，为了实现高速以太网通信功能，通常采用1G/2.5G Ethernet PCS/PMA或SGMII来扩展可编程逻辑(PL)侧的物理层接口能力[^1]。具体来说： #### 物理编码子层(PHY Coding Sublayer, PCS) PCS位于数据链路层与物理层之间，在发送方向上执行并串转换、8B/10B编码等功能；而在接收路径上完成相反操作——即串并变换以及解码等任务。对于Zynq而言，当选用外部PHY设备时，内部集成的MAC可通过MDIO总线对其进行初始化配置。 #### 物理媒体附件子层(Physical Media Attachment, PMA) PMA更加靠近实际传输媒介一侧，主要职责在于把经过PCS处理后的电信号转变为适用于特定载体（比如光纤或是双绞线）上传输的形式。特别是在基于SFP光模块的应用场景下，PMA能够将来自PCS的数据流转化为光学脉冲序列发出，并能对接收到的光线实施光电转化再送至PCS作进一步解析[^2]。 ### 实现方式 针对上述提到的功能需求，Vivado提供了专门设计好的IP Core供开发者调用，以便快速搭建起完整的硬件架构。这些预构建组件不仅简化了开发流程还提高了系统的可靠性。例如，在Block Design视图里加入对应版本的Ethernet PCS/PMA IP实例之后，便可以通过图形界面轻松调整各项参数选项满足项目定制化的要求[^4]。 另外值得注意的是，在某些情况下可能需要手动干预以确保最佳性能表现。如通过命令行工具`ethtool`禁用自动协商机制从而固定连接速率及模式设置，这对于追求稳定性的工业控制领域尤为重要[^3]。 ```bash sudo ethtool -s eth0 autoneg off speed 1000 duplex full ``` 此命令用于设定名为eth0的网络接口不启用自适应协议并且强制指定其运行于全双工状态下的千兆位速度。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值