【ZYNQ】裸机 PS + PL 双网口实现之 LWIP 库文件修改

已于 2023-11-09 19:37:12 修改
阅读量5.3k 收藏 74
点赞数 6
分类专栏： ZYNQ 文章标签： Zynq 双网口
于 2023-02-16 22:18:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44550536/article/details/129072585
版权

因项目需要，为实现 Zynq 裸机双网口通信功能，其中 ENET0 连接 PS 端网口，ENET1 通过 EMIO 扩展连接 PL 端网口，原 LWIP 库无板载 PHY 芯片支持及 EMIO 配置选项，故将 LWIP库文件进行修改以满足功能需求。

修改对象

Xilinx Vivado 2017.4 库文件 lwip141_v2_0

新增功能

  • 添加 PHY 芯片 KSZ9031 支持，10/100/1000 Mbps 速度自适应

  • 添加 SDK 中 LWIP 参数设置对话框 emio_options 选项

  • 添加通过 MDIO 配置 GMII to RGMII 寄存器相关的两个宏配置

测试环境

  • Windows 10，Vivado 2017.4

  • 黑金 Zynq 7035 板卡，芯片型号：XC7Z035-2FFG676I

  • 100M 以太网，TCP、UDP 通信

修改内容

1. 修改 lwip141_v2_0\src\contrib\ports\xilinx\netif\xaxiemacif_physpeed.c 文件

添加宏定义：

#define MICREL_PHY_IDENTIFIER		0x22
#define MICREL_PHY_KSZ9031_MODEL	0x220

添加 phy 芯片 ksz9031 速度获取函数：

unsigned int get_phy_speed_ksz9031(XAxiEthernet *xaxiemacp, u32 phy_addr)
{
    u16 control;
    u16 status;
    u16 partner_capabilities;
    xil_printf("Start PHY autonegotiation \r\n");

    XAxiEthernet_PhyWrite(xaxiemacp,phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 2);
    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_MAC, &control);
    //control |= IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;
    control &= ~(0x10);
    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_MAC, control);

    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);

    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, &control);
    control |= IEEE_ASYMMETRIC_PAUSE_MASK;
    control |= IEEE_PAUSE_MASK;
    control |= ADVERTISE_100;
    control |= ADVERTISE_10;
    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, control);

    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET,
                                                                    &control);
    control |= ADVERTISE_1000;
    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET,
                                                                    control);

    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);
    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
                                                                &control);
    control |= (7 << 12);	/* max number of gigabit attempts */
    control |= (1 << 11);	/* enable downshift */
    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
                                                                control);
    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
    control |= IEEE_CTRL_AUTONEGOTIATE_ENABLE;
    control |= IEEE_STAT_AUTONEGOTIATE_RESTART;

    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
    control |= IEEE_CTRL_RESET_MASK;
    XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

    while (1) {
        XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
        if (control & IEEE_CTRL_RESET_MASK)
            continue;
        else
            break;
    }
    xil_printf("Waiting for PHY to complete autonegotiation.\r\n");

    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_STATUS_REG_OFFSET, &status);
    while ( !(status & IEEE_STAT_AUTONEGOTIATE_COMPLETE) ) {
        sleep(1);
        XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_STATUS_REG_OFFSET,
                                                                &status);
        }

    xil_printf("autonegotiation complete \r\n");

    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, 0x1f, &partner_capabilities);

    if ( (partner_capabilities & 0x40) == 0x40)/* 1000Mbps */
        return 1000;
    else if ( (partner_capabilities & 0x20) == 0x20)/* 100Mbps */
        return 100;
    else if ( (partner_capabilities & 0x10) == 0x10)/* 10Mbps */
        return 10;
    else
        return 0;
}

修改 get_IEEE_phy_speed 函数，添加对 ksz9031 的支持：

unsigned get_IEEE_phy_speed(XAxiEthernet *xaxiemacp)
{
    u16 phy_identifier;
    u16 phy_model;
    u8 phytype;

#ifdef XPAR_AXIETHERNET_0_BASEADDR
    u32 phy_addr = detect_phy(xaxiemacp);

    /* Get the PHY Identifier and Model number */
    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, PHY_IDENTIFIER_1_REG, &phy_identifier);
    XAxiEthernet_PhyRead(xaxiemacp, phy_addr, PHY_IDENTIFIER_2_REG, &phy_model);

/* Depending upon what manufacturer PHY is connected, a different mask is
 * needed to determine the specific model number of the PHY. */
    if (phy_identifier == MARVEL_PHY_IDENTIFIER) {
        phy_model = phy_model & MARVEL_PHY_MODEL_NUM_MASK;

        if (phy_model == MARVEL_PHY_88E1116R_MODEL) {
            return get_phy_speed_88E1116R(xaxiemacp, phy_addr);
        } else if (phy_model == MARVEL_PHY_88E1111_MODEL) {
            return get_phy_speed_88E1111(xaxiemacp, phy_addr);
        }
    } else if (phy_identifier == TI_PHY_IDENTIFIER) {
        phy_model = phy_model & TI_PHY_DP83867_MODEL;
        phytype = XAxiEthernet_GetPhysicalInterface(xaxiemacp);

        if (phy_model == TI_PHY_DP83867_MODEL && phytype == XAE_PHY_TYPE_SGMII) {
            return get_phy_speed_TI_DP83867_SGMII(xaxiemacp, phy_addr);
        }

        if (phy_model == TI_PHY_DP83867_MODEL) {
            return get_phy_speed_TI_DP83867(xaxiemacp, phy_addr);
        }
    }
    else if(phy_identifier == MICREL_PHY_IDENTIFIER)
    {
        xil_printf("Phy %d is KSZ9031\n\r", phy_addr);
        return get_phy_speed_ksz9031(xaxiemacp, phy_addr);
    }
    else {
        LWIP_DEBUGF(NETIF_DEBUG, ("XAxiEthernet get_IEEE_phy_speed: Detected PHY with unknown identifier/model.\r\n"));
    }
#endif
#ifdef PCM_PMA_CORE_PRESENT
    return get_phy_negotiated_speed(xaxiemacp, phy_addr);
#endif
}
2. 修改 lwip141_v2_0\src\contrib\ports\xilinx\netif\xemacpsif_physpeed.c 文件

添加宏定义：

#define MICREL_PHY_IDENTIFIER				0x22
#define MICREL_PHY_KSZ9031_MODEL			0x220

添加 phy 芯片 ksz9031 速度获取函数：

static u32_t get_phy_speed_ksz9031(XEmacPs *xemacpsp, u32_t phy_addr)
{
    u16_t temp;
    u16_t control;
    u16_t status;
    u16_t status_speed;
    u32_t timeout_counter = 0;
    u32_t temp_speed;
    u32_t phyregtemp;

    xil_printf("Start PHY autonegotiation \r\n");

    XEmacPs_PhyWrite(xemacpsp,phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 2);
    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_MAC, &control);
    control |= IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;
    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_MAC, control);

    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);

    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, &control);
    control |= IEEE_ASYMMETRIC_PAUSE_MASK;
    control |= IEEE_PAUSE_MASK;
    control |= ADVERTISE_100;
    control |= ADVERTISE_10;
    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_AUTONEGO_ADVERTISE_REG, control);

    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET,
                    &control);
    control |= ADVERTISE_1000;
    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_1000_ADVERTISE_REG_OFFSET,
                    control);

    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_PAGE_ADDRESS_REGISTER, 0);
    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
                                                                &control);
    control |= (7 << 12);	/* max number of gigabit attempts */
    control |= (1 << 11);	/* enable downshift */
    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
                                                                control);
    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
    control |= IEEE_CTRL_AUTONEGOTIATE_ENABLE;
    control |= IEEE_STAT_AUTONEGOTIATE_RESTART;
    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
    control |= IEEE_CTRL_RESET_MASK;
    XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

    while (1) {
        XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, &control);
        if (control & IEEE_CTRL_RESET_MASK)
            continue;
        else
            break;
    }

    XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_STATUS_REG_OFFSET, &status);

    xil_printf("Waiting for PHY to complete autonegotiation.\r\n");

    while ( !(status & IEEE_STAT_AUTONEGOTIATE_COMPLETE) ) {
        sleep(1);
        XEmacPs_PhyRead(xemacpsp, phy_addr,
                        IEEE_COPPER_SPECIFIC_STATUS_REG_2,  &temp);
        timeout_counter++;

        if (timeout_counter == 30) {
            xil_printf("Auto negotiation error \r\n");
            return;
        }
        XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_STATUS_REG_OFFSET, &status);
    }
    xil_printf("autonegotiation complete \r\n");

    XEmacPs_PhyRead(xemacpsp, phy_addr,0x1f,
                    &status_speed);

    if ( (status_speed & 0x40) == 0x40)/* 1000Mbps */
        return 1000;
    else if ( (status_speed & 0x20) == 0x20)/* 100Mbps */
        return 100;
    else if ( (status_speed & 0x10) == 0x10)/* 10Mbps */
        return 10;
    else
        return 0;
    return XST_SUCCESS;
}

修改 get_IEEE_phy_speed 函数，添加对 ksz9031 的支持：

static u32_t get_IEEE_phy_speed(XEmacPs *xemacpsp, u32_t phy_addr)
{
    u16_t phy_identity;
    u32_t RetStatus;

    XEmacPs_PhyRead(xemacpsp, phy_addr, PHY_IDENTIFIER_1_REG,
                    &phy_identity);
    if(phy_identity == MICREL_PHY_IDENTIFIER)
    {
        RetStatus = get_phy_speed_ksz9031(xemacpsp, phy_addr);
    }
    else if (phy_identity == PHY_TI_IDENTIFIER) {
        RetStatus = get_TI_phy_speed(xemacpsp, phy_addr);
    } else {
        RetStatus = get_Marvell_phy_speed(xemacpsp, phy_addr);
    }

    return RetStatus;
}
修改 lwip141_v2_0\data\lwip141.mld 文件

添加如下字段：

    BEGIN CATEGORY emio_options
    PARAM name = emio_options, desc = "Settings for ETH using EMIO in PL";
    PARAM name = use_gmii2rgmii_core_on_eth0, desc = "Settings for ETH0 using GMII to RGMII ip core in PL", type = bool, default = false;
    PARAM name = use_gmii2rgmii_core_on_eth1, desc = "Settings for ETH1 using GMII to RGMII ip core in PL", type = bool, default = false;
    PARAM name = gmii2rgmii_core_address_on_eth0, desc = "Settings for ETH0's PHY address of GMII to RGMII ip core in PL", type = int, default = 0;
    PARAM name = gmii2rgmii_core_address_on_eth1, desc = "Settings for ETH1's PHY address of GMII to RGMII ip core in PL", type = int, default = 0;
    END CATEGORY

SDK Bsp‘s Settins 效果如图所示：

在这里插入图片描述

3. 修改 lwip141_v2_0\data\lwip141.tcl 文件

在 proc generate_lwip_opts {libhandle} 所在的大括号内添加如下字段：

    # EMIO options
    set use_gmii2rgmii_core_on_eth0 [common::get_property CONFIG.use_gmii2rgmii_core_on_eth0 $libhandle]
    set use_gmii2rgmii_core_on_eth1 [common::get_property CONFIG.use_gmii2rgmii_core_on_eth1 $libhandle]
    set gmii2rgmii_core_address_on_eth0 [common::get_property CONFIG.gmii2rgmii_core_address_on_eth0 $libhandle]
    set gmii2rgmii_core_address_on_eth1 [common::get_property CONFIG.gmii2rgmii_core_address_on_eth1 $libhandle]
    
    if { $use_gmii2rgmii_core_on_eth0 == true } {
       puts $lwipopts_fd "\#define XPAR_GMII2RGMIICON_0N_ETH1_ADDR $gmii2rgmii_core_address_on_eth0"
    }
    
    if { $use_gmii2rgmii_core_on_eth1 == true } {
       puts $lwipopts_fd "\#define XPAR_GMII2RGMIICON_0N_ETH1_ADDR $gmii2rgmii_core_address_on_eth1"
    }

板载验证

网卡启动时 log 信息输出：

在这里插入图片描述

GitHub 源链接 可直接替换原库文件。
Hello阿尔法
关注
专栏目录
zynq+LWIP 裸机双网口实现（MIO+EMIO）+程序下载
thinking in 小宇宙
03-21 2284
芯片型号： ZYNQ: XC7Z010clg400开发软件：Vivado2022 + Xilinx Vitis 2022网卡芯片：RTL8211FDI（需要根据网口芯片型号修改对应的硬件配置代码。
Zynq-7000 PS部分Ethernet驱动（TCP客户端、UDP客户端）
05-23
Zynq-7000 PS部分Ethernet驱动（TCP客户端、UDP客户端），以及整个工程项目。开发环境：Vivado 18.2
Zynq PS端双网口SDK源码：高效实现双网口数据传输
最新发布
gitblog_09727的博客
09-06 836
Zynq PS端双网口SDK源码：高效实现双网口数据传输 double_eth.zip项目地址:https://gitcode.com/open-source-toolkit/e59e7 项目介绍 在嵌入式系统开发中，网络接口的扩展和优化是提升系统性能和功能多样性的关键。Zynq PS端双网口SDK源码项目正是为了满足这一需求而诞生的。该项目基于Xilinx Zynq平台的PS（Processi...
ZYNQ 裸机PS端双网口+工程源码
bug无边，芯片冒烟，画板经年，搞机成仙
05-30 1947
测试环境lwip2.02。
zynq实现tcp网络的数据包的上传（zynq7z035)（超详细版本）
scottar的博客
05-29 2万+
1、新建工程 （1) 打开vivado软件，选择创建项目， 我的版本是2017版本 （2）选择要建立的文件夹的位置，和工程名字 （3）新建一个RTL project 然后选择下一步 （4） 选择默认即可，关于硬件的描述语言选择自己使用的。 （5）不添加任何文件，直接选择下一步 （6) 选择与自己硬件版本对应的参数 （7）最后一步，点击完成当前的文件工程 2、新建相关arm的工程 （1）新建一个block design （2）选择工程...
【ZYNQ】裸机 PS + PL 双网口实现之 ZYNQ 配置
嵌入式小菜鸟一枚~
05-25 8230
ZYNQ 裸机 PS + PL 双网口实现之 SoC 配置
ZYNQ学习之pl和ps接口
热门推荐
灰太狼的小秘密
01-28 3万+
1、PL和PS的接口类型总共有两种： （1）功能接口：AXI、EMIO、中断、DMA流控制、时钟调试接口。 （2）配置接口：PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上，给PS提供对PL的控制能力。 2、AXI总线：AXI （Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议。用于...
zynq7z100 双网口使用lwip-2.0.2修改
eastgeneral的专栏
06-08 2020
zynq 7z100同时使用双网口
【ZYNQ】裸机 PS + PL 双网口实现之 SDK 程序设计
嵌入式小菜鸟一枚~
11-09 1602
ZYNQ 裸机 PS + PL 双网口实现之 SDK 程序设计
ZYNQ Linux双网口（PS-GEM端）共用一个MDIO问题BUG记录（适用Linux-xlxn.2018.2版本源码）
qq_33734309的博客
02-28 2692
ZYNQ Linux双网口（PS-GEM端）共用一个MDIO问题BUG记录（适用Linux-xlxn.2018.2版本源码）
ZYNQ Linux 双网口，MDIO共用，RESET-GPIO不共用.docx
01-12
ZYNQ Linux 双网口，MDIO共用，RESET-GPIO不共用
zynq++88E1111的lwip
11-14
zynq7000+88E1111的lwip，支持ps中两路mac分别挂接两路phy的应用，同时修复了88E1111初始化中的速率协商部分
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
12-02
FPGA ZYNQ PL与PS端通信，通过网口TCP协议传输数据到上位机
zynq裸机gmii_to_rgmii的lwip echo以太网速度自适应原理.docx
09-05
在本文档中，我们探讨的是在Zynq平台上，使用ebaz4205开发板进行裸机(Linux之外的操作环境)以太网通信时，如何通过 lwip (Lightweight IP)协议栈实现与PHY芯片的速度自适应，特别是在使用gmii_to_rgmii IP核转换接口...
zynq linux ip配置,ZYNQ+linux网口调试笔记（2）PS-GEM1
weixin_39608478的博客
05-15 3005
1. 开发环境Windows SDK 2017.4Ubuntu Petalinux 2017.4硬件平台：米联客ZYNQ开发板MIZ70352. 开发目标在ZYNQ上使用gigE Vision协议的网络接口相机。第一步：调通PS侧网口GEM0(Xilinx BSP默认配好)。第二步：调通PS侧网口GEM1(本文阐述)。第三步：调通PL侧网口。第四步：在PL侧网口上验证Jumbo Frame特性，并...
ZYNQ基础系列（七） LWIP数据通路 -- PL数据->PS->PC机（TCP）
long_fly的博客
04-10 2万+
LWIP数据通路 实验准备： 基础概念 以太网MAC是一个基础模块，它使得我们可以实现一个TCP/IP协议栈，协议使得应用可以基于网络来通信。如果想要解析一个TCP/IP协议栈，需要了解以下层次： • 第一层——物理层：（描述物理连接）主要由外部物理层芯片实现 • 第二层——数据链路层：（描述物理层上数据传输的途径）可以由PS的MAC实现 • 第三层——网络层：（描述不...
Zynq 7000裸机的lwip 样例程序echo server 实验
曾立文的博客
10-12 2万+
zynq 7000 裸机跑lwip 的echo server
zynq pl+ps单核裸机烧写启动例程
12-28
Zynq是一款集成了ARM处理器和FPGA的器件，其中包含了processing system（PS）和programmable logic（PL）。要在Zynq上进行裸机烧写启动例程，首先需要准备好相应的硬件平台和软件工具。 在硬件方面，需要搭建好Zynq的开发板，并确保与计算机连接良好。在软件工具方面，需要安装Vivado Design Suite和Xilinx SDK等开发工具。另外，还需要准备好需要烧写的启动例程源代码文件。 在进行烧写启动例程之前，需要通过Vivado Design Suite对FPGA的逻辑设计进行配置，并生成bit流文件。然后，通过Xilinx SDK编写启动例程的程序代码，并将其编译成可执行文件。 接下来，将生成的bit流文件和可执行文件通过JTAG或SD卡等方式烧写到Zynq器件中。具体的烧写过程需要根据硬件平台和软件工具进行调整和操作。 一旦烧写完成，可以重置Zynq，使其启动加载烧写进去的启动例程。通过监控串口等方式，可以观察到启动例程的执行过程和结果。在验证成功后，就可以进行后续的裸机程序开发和测试工作了。 总之，Zynq PS-PL单核裸机烧写启动例程的过程需要充分准备好硬件平台和软件工具，并严格按照流程步骤进行操作，确保顺利完成烧写和启动。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Hello阿尔法

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值