【ZYNQ】基于 BRAM 的 PS 与 PL 数据交互

已于 2024-01-19 11:28:37 修改
阅读量2.3k 收藏 68
点赞数 16
分类专栏： ZYNQ 文章标签： ZYNQ BRAM
于 2024-01-19 09:35:19 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44550536/article/details/135689336
版权

目录

在 ZYNQ 开发过程中，我们经常遇到需要 PS 和 PL 数据交互的场合，通常使用的方法有 DMA、BRAM 等。对于速度要求高、数据量大、地址连续的数据，可以通过 DMA 来实现，但对于地址不连续，数据量少的场合，DMA 就不适用了，针对这种情况，可以通过 BRAM 来实现。

BRAM（Block RAM）是 PL 端的存储器阵列，PL 可通过输出时钟、地址、读写控制等信号来对其进行读写操作，在 PS 端，处理器则可通过 AXI BRAM 控制器来实现对 BRAM 的读写，这样可以很方便的实现 PS 与 PL 之间的数据交互。

实验目的

  1. PS 端随机写入一些数据到 BRAM
  2. PS 端读取写入的数据并输出到串口
  3. 控制 PL 端开始、停止读取数据
  4. 实现 PL 连续、循环的读取数据
  5. 控制 PL 端读取的频率、数据量
  6. 通过 ILA 来观察 PL 端读出的数据

硬件设计

  • 创建 ZYNQ 工程，新建 Block Design，添加 ZYNQ IP：

  • 打开 GP0 接口（默认是打开的）：

  • 添加 AXI BRAM Controller IP 核：

  • 双击 axi_bram_ctrl_0 IP 打开配置：

  • AXI Protocol（AXI 协议）选择 AXI4，Data Width（数据位宽）选择 32 位， BRAM 的总线个数设置为 1，点击 OK：

  • 添加 Block Memory Generator IP 核：

  • 双击 blk_mem_gen_0 IP 打开配置：

  • Mode（模式）选择 BRAM Controller（BRAM 控制器模式），Memory Type（存储类型）设置为 True Dual Port RAM，即真双口 RAM：

  • 切换至 Other Options 选项，取消使能安全电路：

  • 点击 Run Block Automation：

  • 勾选 All Automation，点击 OK：

  • 自定义一个 PL 端读写 BRAM 的 IP 核， 命名为 pl_bram_rd，并封装 AXI 总线接口，可以很方便的实现调用，BRAM 读写实现代码如下：
module bram_rd(
    input                clk        , //时钟信号
    input                rst_n      , //复位信号
    input                start_rd   , //读开始信号
    input        [31:0]  start_addr , //读开始地址  
    input        [31:0]  rd_len     , //读数据的长度
    input        [31:0]  rd_freq    , //读数据频率
    //RAM端口
    output               ram_clk    , //RAM时钟
    input        [31:0]  ram_rd_data, //RAM中读出的数据
    output  reg          ram_en     , //RAM使能信号
    output  reg  [31:0]  ram_addr   , //RAM地址
    output       [3:0]   ram_we     , //RAM读写控制信号
    output  reg  [31:0]  ram_wr_data, //RAM写数据
    output               ram_rst      //RAM复位信号,高电平有效
);

wire         pos_start_rd;

assign  ram_rst = 1'b0;
assign  ram_we  = 4'b0;
assign pos_start_rd = start_rd;
assign ram_clk=clk;

wire  add_cnt0 ;
wire  end_cnt0 ;
wire  add_cnt1 ; 
wire  end_cnt1 ; 

reg [31:0]  cnt0;
reg [31:0]  cnt1;

always @(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        ram_en <= 1'b0;
            end
    else if(pos_start_rd)
            ram_en <= 1'b1;
     else if(!pos_start_rd)
            ram_en <= 1'b0; 
end

always @(posedge clk or negedge rst_n)begin
    if(!rst_n) begin
        cnt0 <= 0;
    end
    else if(add_cnt0) begin
        if(end_cnt0)
            cnt0 <= 0;
        else
        cnt0 <= cnt0 + 1;
    end
end

assign add_cnt0 =ram_en ;
assign end_cnt0 = add_cnt0 && cnt0==rd_freq-1;

always @(posedge clk or negedge rst_n)begin 
    if(!rst_n)begin
        cnt1 <= 0;
        ram_addr <= start_addr;
    end
    else if(add_cnt1)begin
        if(end_cnt1)begin
            cnt1 <= 0;
            ram_addr <=start_addr;
        end
        else begin
            cnt1 <= cnt1 + 1;
            ram_addr <= ram_addr + 'd4;
        end
    end
end

assign add_cnt1 = end_cnt0;
assign end_cnt1 = add_cnt1 && cnt1>=(rd_len>>2)-1;

endmodule
  • 添加自定义 pl_bram_rd IP：

  • 将 pl_bram_rd_0 IP 的 BRAM_PORT 端口导出：

  • 将 blk_mem_gen_0 IP 的 BRAM_PORTB 端口也导出：

  • 修改一下端口名字：

  • 再次 Run Block Automation：

  • 打开 Address Editor 页面，展开 processing_system7_0 下的 Data，将 BRAM 范围设置为 4K：

  • 选择 Validate Design 验证设计：

  • 设计无误，点击 OK 确认：

  • 依次 Generate Output Products…、Create HDL Wrapper：

  • 新建 system 顶层文件，例化 Block Design 顶层 HDL Wrapper，将 BRAM_PORT 端口和 BRAM_PORTB 端口连接：

  • 添加 ILA IP 核，设置探针数量为 2，采样深度 65536：

  • 探针位宽都设置为 32 位：

  • 例化 ILA IP：

  • 生成比特流：

  • 导出硬件信息：

  • 注意选中比特流一并导出：

SDK 设计

  • 新建一个 Hello world SDK 工程，添加以下源文件：
  • bram.c
/**
 * Copyright (c) 2022-2023，HelloAlpha
 * 
 * Change Logs:
 * Date           Author       Notes
 */
#include "bram.h"

/* 将数据写入 BRAM */
int BramPsWrite_uint32(uint32_t *pdata, uint32_t offset, uint32_t length)
{
    uint32_t i = 0, wr_cnt = 0;

    /* 循环向 BRAM 中写入 */
    for(i = BRAM_DATA_BYTE * (START_ADDR + offset) ; i < BRAM_DATA_BYTE * (START_ADDR + offset + length) ;
            i += BRAM_DATA_BYTE) {
        XBram_WriteReg(BRAM_BASE, i, pdata[wr_cnt]) ;
        wr_cnt++;
    }

    return 0;
}

/* 从 BRAM 中读出数据 */
int BramPsRead_uint32(uint32_t *pbuff, uint32_t offset, uint32_t length)
{
	uint32_t rd_cnt = 0, i = 0;

    /* 循环从 BRAM 中读出数据 */
    for(i = BRAM_DATA_BYTE * (START_ADDR + offset); i < BRAM_DATA_BYTE * (START_ADDR + offset + length) ;
            i += BRAM_DATA_BYTE) {
        pbuff[rd_cnt] = XBram_ReadReg(BRAM_BASE, i) ;
        rd_cnt++;
    }

    return 0;
}

int BramPlReadSet(uint32_t length, uint32_t freq)
{
    /* 设置 BRAM 读出的起始地址 */
    PL_BRAM_RD_mWriteReg(PL_BRAM_BASE, PL_BRAM_START_ADDR, BRAM_DATA_BYTE * START_ADDR) ;
    /* 设置 BRAM 读出的字符串长度 */
    PL_BRAM_RD_mWriteReg(PL_BRAM_BASE, PL_BRAM_LEN, BRAM_DATA_BYTE * length) ;
    /* 设置 BRAM 读数据频率 */
    PL_BRAM_RD_mWriteReg(PL_BRAM_BASE, PL_BRAM_RD_FREQ , freq) ;

    return 0;
}

int BramPlReadStart(void)
{
    /* 拉高 BRAM 读开始信号 */
    PL_BRAM_RD_mWriteReg(PL_BRAM_BASE, PL_BRAM_START , 1) ;

    return 0;
}

int BramPlReadStop(void)
{
    /* 拉低 BRAM 读开始信号 */
    PL_BRAM_RD_mWriteReg(PL_BRAM_BASE, PL_BRAM_START , 0) ;

    return 0;
}
  • bram.h
/**
 * Copyright (c) 2022-2023，HelloAlpha
 * 
 * Change Logs:
 * Date           Author       Notes
 */
#ifndef __BRAM_H__
#define __BRAM_H__

#include "xbram.h"
#include "pl_bram_rd.h"

#define PL_BRAM_BASE        XPAR_PL_BRAM_RD_0_S00_AXI_BASEADDR  // PL_RAM_RD 基地址
#define PL_BRAM_START       PL_BRAM_RD_S00_AXI_SLV_REG0_OFFSET  // RAM 读开始寄存器地址
#define PL_BRAM_START_ADDR  PL_BRAM_RD_S00_AXI_SLV_REG1_OFFSET  // RAM 起始寄存器地址
#define PL_BRAM_LEN         PL_BRAM_RD_S00_AXI_SLV_REG2_OFFSET  // PL 读 RAM 的深度
#define PL_BRAM_RD_FREQ     PL_BRAM_RD_S00_AXI_SLV_REG3_OFFSET	// PL 读 RAM 的频率

#define BRAM_BASE           XPAR_BRAM_0_BASEADDR
#define BRAM_HIGH           XPAR_BRAM_0_HIGHADDR

#define START_ADDR          0  // RAM 起始地址 范围：0 ~ 4095
#define BRAM_DATA_BYTE      4  // BRAM 数据字节个数

//函数声明
int BramPsWrite_uint32(uint32_t *pdata, uint32_t offset, uint32_t length);
int BramPsRead_uint32(uint32_t *pbuff, uint32_t offset, uint32_t length);
int BramPlReadSet(uint32_t length, uint32_t freq);
int BramPlReadStart(void);
int BramPlReadStop(void);

#endif
  • bram_test.c
#include "bram.h"
#include "xil_printf.h"
#define kprintf xil_printf

#define SIZE	        16
#define BRAM_MAX_SIZE   4096
#define BRAM_OFFSET     0

int bram_wr_test(void)
{
    uint32_t wr_value[SIZE], rd_value[SIZE];

    for(uint32_t i = 0; i < SIZE; i++)
    {
        wr_value[i] = 0x01 << i;
    }

    BramPlReadStop(); // 停止 PL 读取数据
    BramPsWrite_uint32(wr_value, BRAM_OFFSET, SIZE); // PS 写数据
    BramPsRead_uint32(rd_value, BRAM_OFFSET, SIZE); // PS 读数据
    BramPlReadSet(SIZE, 1); // PL 读 16 个数据，1 个时间单位（与时钟频率有关）读一次
    BramPlReadStart(); // PL 开始连续、循环读取数据

    kprintf("--- BRAM WR TEST ---\r\n");
    for(uint32_t i = 0; i < SIZE; i++)
    {
        kprintf("Address: %4ld \t Data: %08lx \r\n", i, rd_value[i]); // 将读取的数据输出到串口
    }

    return 0;
}
  • 直接在主函数调用一次 bram_wr_test 函数即可。

板级验证

  • 串口终端：

  • ILA 捕获：

更多内容

ZYNQ BRAM实现PS与PL数据交互
baidu_34971492的博客
04-23 1497
有时CPU需要与PL进行小批量的数据交换，可以通过BRAM模块，也就是Block RAM实现此要求。本章通过Zynq的GP Master接口读写PL端的BRAM，实现与PL的交互。在本实验中加入了自定义的FPGA程序，并利用AXI4总线进行配置，通知其何时读写BRAM。以下为本实验原理图，CPU通过AXI BRAM Controller读取BRAM数据，CPU仅配置自定义的PL BRAM Controller 的寄存器，不通过它读写数据。
ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互
热门推荐
wangjie36的博客
09-14 1万+
有时CPU需要与PL进行小批量的数据交换，可以通过Block RAM实现。通过Zynq 的GP Master 接口读写PL端的 BRAM，实现PS与PL的交互。加入自定义的 FPGA 程序，并利用 AXI4 总线进行配置，通知何时读写 BRAM。CPU通过 AXI BRAM Controller 读取 BRAM 数据，CPU 仅配置自定义的 PL BRAM Controller 的寄存器，不通过它读写数将BRAM与socket进行联合使用，将电脑的数据发到PS端，PS端放在PL端，PL端再发给PS端，P据。
Xilinx zynq PS 透过bram和dma和PL进行数据交互
12-15
PL透过bram 向PL传递 0-9的数据,PL进行数据处理后( 在此为了简化,就将所取得的数据 + 100 返回) 透过dma 传回PS https://blog.csdn.net/howard789/article/details/111194482
zynq利用bram向sd卡写文件
weixin_45871756的博客
02-03 503
zynq利用bram进行sd卡数据读写
11 - 基于BRAM的PS和PL的数据交互实验
XDUryan的博客
03-28 706
基于BRAM的PS和PL的数据交互实验
ZYNQ的异构通信
qq_42241500的博客
05-22 1341
总的来说，ZYNQ开发中，对于PS端和PL端的数据交互可以采用多种方式，主要有BRAM，AXI DMA，DDR, 文件。BRAM主要适用于数据量较少，地址不连续，长度不规则的数据传输场景，AXI DMA适用于数据量较大的块状连续数据传输场景。同时可以采用读写文件来实现数据的交互。
ZYNQ笔记（十四）：基于 BRAM 的 PS、PL 数据交互
2303_76814451的博客
04-26 1564
ZYNQ学习笔记
ZYNQ学习笔记（一）：使用BRAM控制器实现PL端寄存器功能效果
weixin_50910693的博客
07-12 2343
实验环境：正点原子领航者开发板（zynq7010），vivado2020.2版本。目标：使用BRAM控制器实现PL端寄存器功能效果，最终通过在PS编程，编辑实现由该寄存器某位控制的led灯间隔闪烁。
23、基于BRAM的PS-PL数据交互
m0_52197400的博客
09-06 277
PS通过AXI4-Lite接口访问PL的BRAM存储空间。
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
电子德彪西的博客
04-18 6591
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
PS和PL使用BRAM进行数据交互
mxh3600的博客
02-24 2785
PS和PL使用BRAM进行数据交互
PS-PL通过bram方式共享数据
11-17
PS-PL通过bram共享数据，很多跑不通BRAM的可以参考，亲测可用，注意修改ddr型号
ZYNQ通过PS访问PL端BRAM例程
05-28
在本例程中，在 PL 端设计了 1 个 4KB（位宽 32，深度 1024）的 BRAM。首先， PS 通过 M_AXI_GP 口向 BRAM 中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个 上升沿信号， PL 捕获上升沿后立即将 PS 写入的 32 位数据读出，然后加 2，再存入原地址中。存储完成后， PL 通 过 AXI GPIO 向 PS 输入 1 个翻转信号，每翻转 1 次， AXI GPIO 便向 PS 触发 1 次中断。 PS 触发中断后，再从 BRAM中读出该数据，判断是否被加了 2，若不一致，则报错。
ZYNQ平台的PL与PS数据交互之BRAM
最新发布
05-07
ZYNQ平台的PL与PS数据交互之BRAM
ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 7069
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
【正点原子FPGA连载】 第十八章基于BRAM的PS和PL的数据交互 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南
weixin_55796564的博客
02-27 3464
BRAM（Block RAM）是PL部分的存储器阵列，PS和PL通过对BRAM进行读写操作，来实现数据的交互。在PL中，通过输出时钟、地址、读写控制等信号来对BRAM进行读写操作（关于BRAM的操作时序，请参考“RAM IP核实验”）；而在PS中，处理器并不需要直接驱动BRAM的端口，而是通过AXI BRAM控制器来对BRAM进行读写操作。AXI BRAM控制器是集成在Vivado设计软件中的软核，可以配置成AXI4-lite接口模式或者AXI4接口模式。
ZYNQ中使用AXI4-Lite协议实现PS和PL数据交互 (整型、浮点型)
m0_66360845的博客
02-07 1545
在 ZYNQ 开发过程中，PS和PL之间经常需要做数据交互，当数据量较少时，可以通过AXI4-Lite协议进行数据交互。AXI4-Lite是简化版的AXI4接口，用于较少数据量的存储映射通信。通过生成一个带有AXI4-Lite接口的IP核，实现PS和PL的数据通信，即可以把不同类型的数据从PS传给PL，也可以从PL传给PS，文章中串口打印和在线调试的结果均成功验证了PS和PL不同类型的数据交互。
ZYNQ通过AXI_BRAM实现PL与PS数据互联
crjmail的博客
04-20 3483
一、AXI BRAM Controller PS模块通过axi_bram模块，可以使用AXI接口读写PL内的Block RAM，实现PS与PL之间的数据互联.。 axi_bram需要与Block Memory Generator模块共同使用，axi_bram将PS的AXI操作转化为bram的控制接口时序。 二、配置 1、首先搭建好zynq的基础框架，保证设备可以正常启动，非此处讨论重点，略去不谈。 2、添加axi bram controller ，其配置如下 其中，memory此处不能设置，且
zynq7020开发记录(持续更新)--PS和PL间的数据交互(2)
Vanau的博客
01-13 1514
上一篇博客采用了直接操作寄存器的方式，本博客采用外部开源库的方法。该方法在很多博客当中都有介绍，如下参考链接，这里重点说一下使用这个方法过程中要注意的点。 采用AXI-DMA 开源库实现 参考：https://blog.csdn.net/sements/article/details/90230188 https://blog.csdn.net/baidu_15814023/article/details/105650711 下载这个仓库文件后，移动到xilinx_axidma-master源码目录，编译驱
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Hello阿尔法

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值