Verilog学习笔记——for与generate for

已于 2024-06-12 10:21:37 修改
阅读量1.1k 收藏 5
点赞数 2
分类专栏： verilog 文章标签： verilog for语句 generate for
于 2019-09-07 20:05:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44576738/article/details/100605940
版权
  1. 在verilog中，for 与 generate for 都可综合。建议在RTL代码中尽量不要使用for，因为其综合出来的电路面积很大，且非常浪费资源（资源复用性很差）。当然for在testbench中就可随意使用了。
  2. for语句可在其块内部添加延时（#10），实现与时钟边沿对齐的累加、累减或其他操作。
  3. 很明显，除非特别需要generate for特性的地方，如重复端口例化，其与for都可以用计数器+if的方式代替。
  4. generate for块与always块：前者能包含后者，后者不能包含前者。
genvar i;
generate for(i = 0; i < 10; i = i + 1)begin
	
	always@()begin
		<语句>
	end

end
endgenerate
守夜人猴儿精
关注
  • 2
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
Verilog学习笔记
桔色小西瓜
09-22 546
1、模块的端口定义 module 模块名（口1，口2，口3……） 输入和输出端口可以定义在模块定义内 2、功能定义 组合逻辑 ①assign ② and or 等元件库名称（以上两种同时执行） ③、always（模块内顺序执行，always间同时执行） 逻辑电路or时序电路 always@（posedge clk or posedge clr） 上升沿触发 4、数据类型 reg
Verilog语法generate_for的使用
yh13572438258的博客
12-03 7839
一、generate简介 Verilog中的generate语句常用于编写可配置的、可综合的RTL的设计结构。它可用于创建模块的多个实例化，或者有条件的实例化代码块。generate有多种用法，一个是构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if--generate结构和case--generate形式。常用的generate_for语句类似于c语言中常用for语句。 二、generate_for循环语句 必须使用genvar申明一个正整数变量，用作
学习笔记--Verilog for 综合电路
weixin_50515160的博客
11-06 436
用for写可变长度的移位寄存器。默认为3级移位寄存器（depth=3），宽度为2bit（width=2）。：想学习for循环能不能综合出电路，这样提高可以写代码灵活性。网上说可以，于是简单做了实验。在testbench中把移位寄存器设置4级(depth=4)，位宽设置为5bit。for循环可以综合电路，我理解就是把for符合条件表达式的各个项并行展开执行。
verilog中的可综合和不可综合语句总结
热门推荐
weixin_42294124的博客
04-12 1万+
Verilog是描述硬件电路的，它是建立在硬件电路的基础上的。有些语法结构是不能与实际硬件电路对应起来的，也就是说我们在把一个语言描述的程序映射成实际硬件电路中的结构时是不能实现的。 task和function都是可综合的，不过综合出来的都是组合逻辑电路。要想可综合，task和function内部必须是组合逻辑。 循环语句（repeat、while、for）也可以用于可综合电路设计，当采用循环语句进行计算和赋值操作时，可以综合得到逻辑电路。 verilog中可综合语句: input、output、p.
verilog使用可综合的for语句
SLAM_masterFei的博客
03-12 9479
今天刷题，偶然接触到generate用法，小结如下： generate可以用来构成循环语句，但是必须要定义genvar作为循环变量 结尾必须接上endgenerate generate定义for循环时，必须要加类似如下形式 for(i=0;i<n;i=i+1) begin: label ... ... end label是你自己定义的标签，可以理解为c++中的实例...
verilog中for循环
JACKLJ1998的博客
09-11 6502
1. for循环 在Verilog中除了在Testbench（仿真测试激励）中使用for循环语句外，在Testbench中for语句在生成激励信号等方面使用较普遍，但在RTL级编码中却很少使用for循环语句。主要原因就是for循环会被综合器展开为所有变量情况的执行语句，每个变量独立占用寄存器资源，每条执行语句并不能有效地复用硬件逻辑资源，造成巨大的资源浪费。简单的说就是：for语句循环几次，就是将相同的电路复制几次，因此循环次数越多，占用面积越大，综合就越慢。 比如如下for循环： for(i=0;i&lt
verilog之for循环（1）
qq_44985628的博客
07-21 1437
verilog之for循环（1）
搞定Verilog中的generate ，参数传递，for的用法
08-05
Verilog语言generate语句的使用详解 Verilog语言中的generate语句是一种强大的功能，它允许用户对模块、primitive、net、reg、parameter、assign、always、initial、task和function进行复制结构建模。generate语句...
Verilog可综合与不可综合语句汇总
04-17
Verilog可综合与不可综合语句汇总,讲得挺透彻的，值得一看
sv笔记——system——verilog笔记_超详细
02-25
system verilog for verification第二版的第一到三章的笔记，外加第三版的课后习题。19年2月最新整理。
FPGA自学笔记——设计与验证jmb.zip_FPGA设计_fpga_fpga 教程_verilog_设计与验证
07-14
Verilog教程，小梅哥FPGA自学与验证
AES-codes.rar_Word for Word_aes verilog
07-14
multiplier for 4x4 verilog hdl
Verilog中浅谈for与generate for
qq_44816673的博客
12-02 8705
标题 简介 在C语言或者其他编程语言中for语句往往用作循环语句，但是在硬件电路Verilog 中一般不在可综合代码中使用，因为for循环会被综合器展开为所有变量情况的执行语句 ，每个变量独立占用寄存器资源，每条执行语并不能有效地复用硬件逻辑资源，造成巨大的资源浪费。 简单的说就是：for语句循环几次，就是将相同的电路复制几次，因此循环次数越多，占用面积越大， 综合就越慢。for语句的一般 使用 情况： 在testbench中 使用 ，往往用于激励信号的生成。 在for循环中需要用到Integer，Inte
IC学习笔记15——For和Generate使用
qq_32100199的博客
06-03 1457
For和Generate
【FPGA/verilog -入门学习5】verilog中的genrate for 和for 以及数组的用法
最新发布
cengqiu4314的博客
12-09 5998
本文参考：verilog generate语法总结-CSDN博客Verilog数组赋值_笔记大全_设计学院在Verilog中，和都是用于循环的结构，但是它们具有不同的应用场合和语义。循环：循环主要用于行为描述（behavioral description），通常用于描述算法或数学运算。循环在仿真时执行，因此，任何在循环中使用的变量都必须是仿真时间可访问的。循环通常在初始化代码或在行为模型中使用，不适用于综合。示例： generate for的用法 循环：循环用于结构描述（structural desc
HDLBits 系列（7）对for循环以及generate for的各种实践
Reborn Lee
11-22 2613
本节内容主要讲解for和generate for的用法
Verilog中对于for语句的使用
新手开车123的博客
05-17 5392
在C语言或者其他编程语言中for语句往往用作循环语句，但是在硬件电路Verilog中一般不在可综合代码中使用，因为for循环会被综合器展开为所有变量情况的执行语句，每个变量独立占用寄存器资源，每条执行语句并不能有效地复用硬件逻辑资源，造成巨大的资源浪费。简单的说就是：for语句循环几次，就是将相同的电路复制几次，因此循环次数越多，占用面积越大，综合就越慢。 for语句的一般使用情况： 在testbench中使用，往往用于激励信号的生成。 generate-for语句（可看上一篇博客）因为生成语句只要就.
verilog在generate中
07-27
可以使用generate块来创建Verilog中的循环结构和条件实例化代码块。在generate块中，可以使用genvar声明一个循环变量，并使用for循环来迭代生成多个实例。例如，可以使用generate块来创建一个循环结构，如下所示： ``` genvar i; generate for (i = 0; i < 15; i++) begin: xorLoop always @(posedge clk or negedge rst_n) if (!rst_n) begin dout\[i\] <= 1'b0; end else begin dout\[i\] <= din0\[i\] ^ din1\[i\]; end end endgenerate ``` 此代码示例中，使用generate块和for循环创建了一个名为xorLoop的循环结构，其中包含了一个always块。在每次循环迭代中，根据时钟和复位信号的状态，将计算结果存储在dout数组中的不同索引位置。 另外，generate块还可以用于条件实例化代码块。例如，可以使用generate块来根据条件实例化一个模块，如下所示： ``` genvar i; generate for (i = 0; i < 15; i++) begin: xorLoop xor u_xor( .dout (dout\[i\]), .din0 (din0\[i\]), .din1 (din1\[i\]) ); end endgenerate ``` 此代码示例中，使用generate块和for循环根据条件实例化了一个名为u_xor的xor模块。在每次循环迭代中，根据循环变量i的值，实例化了不同的xor模块，并将输入和输出信号连接到对应的数组元素。 总之，Verilog中的generate语句常用于创建循环结构和条件实例化代码块，以实现可配置的、可综合的RTL设计结构。 #### 引用[.reference_title] - *1* *3* [Verilog中generate的使用](https://blog.csdn.net/yh13572438258/article/details/121337331)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [Verilog中generate的用法](https://blog.csdn.net/weixin_42150654/article/details/123132249)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值