![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
调试
文章平均质量分 84
月落乌啼霜满天@3760
这个作者很懒,什么都没留下…
展开
-
使用JTAG更新BRAM的方法
引言做SOC原型验证的时候,里面块ROM。存储上电后需要加载的信息。如果能够使用JTAG可以通过电脑动态的更新BRAM,就可以避免重复生成位流。我在xilinx 的IP里发现了一种实现方式。也是第一次使用记录一下。文章目录引言block design设计的其他模块JTAG_AXI IP 的使用命令命令相关命令的感想block design因为设计AXI总线,所以用block design 例化IP ,可以省去连线的麻烦。JTAG TO AXI MASTER 模块直接默认。 AXI BRAM CON原创 2021-12-02 20:40:00 · 919 阅读 · 1 评论 -
ila采集时钟波形,引发的关于时序的思考
声明本人经验之谈,仅供参考。文章目录声明引言ila的时钟频率dubug_hub时钟频率和ila_core时钟频率的关系dubug_hub的时钟频率和JTAG时钟频率的关系ila时钟频率和被采样时钟频率时钟路径时序报告分析引言一般来说,我们是不用ila去查看时钟波形的。这会带来时序上的困难。但是在Debug时,我们可能需要判断FPGA内部的某个时钟信号有没有正常工作。在不增加输出管脚的情况下,还是用ila比较方便。这里分析一下,ila抓取时钟波形需要注意的地方和对时序路径的一些分析。ila的时钟频原创 2021-12-01 10:21:39 · 10109 阅读 · 1 评论