VCS\VERDI
文章平均质量分 90
月落乌啼霜满天@3760
这个作者很懒,什么都没留下…
展开
-
vcs\verdi三步编译VIVADO库
使用vcs仿真带vivado的IP的设计的时候,经常需要联合编译,vivado的库有的是VHDL文件,这时又需要vcs进行三步编译。VCS三步编译是将两步编译的第一步,拆分成了Analysis+Elaboration,这样做的好处是可以编译VHDL文件。若使用一条命令编译源文件和uvm环境,则uvm环境会默认在最后开始编译,这就导致前面编译源文件的时候会报错,所以。我们刚才使用vivaod生成了一个synopsys_sim.setup文件,该文件主要指定了Xilinx的库。文件的时候,才会使用三步编译。原创 2023-08-28 18:00:50 · 1391 阅读 · 4 评论 -
VCS编译参数说明
VCS常见的编译参数说明原创 2023-08-28 16:34:28 · 1258 阅读 · 0 评论