PCIe学习（1）——Type0 & Type1 型配置请求

已于 2023-08-21 16:54:24 修改
阅读量2.4k 收藏 14
点赞数
分类专栏： pcie 文章标签： 学习 网络 p2p
于 2022-06-29 11:23:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44810385/article/details/125517133
版权

Type0和Type1，分别对应非桥设备（Endpoint）和桥设备（Root和Switch端口中的P2P桥）。

Type0还是Type1是由事务层包（TLP）包头中的Type Field所决定的，而读还是写则是由TLP包头中的Format Field所决定的。分别以下两张图所示：

在这里插入图片描述
在这里插入图片描述
PCIe中只有Root才可以发起配置空间读写请求，并且我们知道Root的每个端口中都包含有一个P2P桥。当Root发起配置空间读写请求时，相应的桥首先检查请求的BDF中的Bus号是否与自己的下一级总线号（Secondary Bus Number）相等，如果相等，则先将Type1转换为Type0，然后发给下一级（即Endpoint）。

如果不相等，但是在自己的下一级总线号（Secondary Bus Number）和最后一级总线号（Subordinate Bus Number）之间，则直接将Type1型请求发送给下一级。如果还是不相等，则该桥认为这一请求和自己没什么关系，则忽略该请求。

注：Root最先发送的配置请求一定是Type1型的。非桥设备（Endpoint）会直接忽略Type1型的配置请求。
在这里插入图片描述
转载：PCIe扫盲

Elpm1s
关注
专栏目录
【精讲】PCIe基础篇——Type0 & Type1配置头及配置请求过程
咸鱼弟的博客
10-30 6736
配置空间的头部有两种类型，Type0与Type1,分别给非桥设备(Endpoint)，和桥设备(Root和Switch端口中的P2P桥)来使用，配置头部的对比如下图所示。
PCIe扫盲——Type0 & Type1 型配置请求
kunkliu的博客
07-01 8740
转载地址：http://blog.chinaaet.com/justlxy/p/5100053322 前面的文章中介绍过有两种类型的配置空间，Type0和Type1，分别对应非桥设备（Endpoint）和桥设备（Root和Switch端口中的P2P桥）。 Type0还是Type1是由事务层包（TLP）包头中的Type Field所决定的，而读还是写则是由TLP包头中的Format Field所...
手撕烂笔头-pcie两种类型报文type0和type1区别
技术札记
07-31 719
每个bridge上面会存储他的上游bus 叫做primary bus，自己叫secondary bus，自己的子节点bus叫。每一个bus number代表的是某一个级别的总线 比如rc下面是bus1，bridge1下面是bus2。发送type1类型需要指定bus number和devicebumber 然后是fn和reg。发送type0类型只用指定 function number和reg。也就是bdf寻址方式在type1采用全。type0 普通设备。
PCIe BAR、Type0、Type1介绍
weixin_38452632的博客
02-29 3298
BAR（Base Address Register）空间是指PCI设备中的基地址寄存器（Base Address Register）所映射的地址空间。每个PCI设备都有多个BAR，用于指示设备在系统地址空间中的位置。BAR空间通常用于映射设备的内存区域或I/O端口，以便系统软件可以与设备进行通信。在PCI设备的配置空间中，BAR寄存器存储了设备在系统地址空间中的基地址信息。系统软件在引导过程中会读取这些BAR寄存器的值，以确定设备在系统中的地址范围，并将设备映射到适当的地址空间中。
PCI设备和PCI桥的配置空间(header_type0、header_type1)和配置命令(type0、type1)详解
weixin_42031299的博客
08-27 3027
配置空间每个字段详细的含义介绍，阅读《PCI_SPEV_V3_0.pdf》的6.2节；
PCIe配置访问请求
richardhuang1123的专栏
05-18 589
设备服务请求发到PCIe的过程就是软件通过TLP报文 访问PCIe配置存储空间的过程。 上层设备发起的事务类型分为四种：存储；IO；配置；消息。 相应不同的事务类型，在TLP head中的TYPE字段。 同样，相应不同的事务类型，有相应的四种访问空间：存储；IO;配置；消息。 配置功能通过访问PCIe的功能配置空间实现。每种PICe功能都有自己的配置空间，分为 PCI兼容空间和PCIe
pci配置基地址_PCIe扫盲——基地址寄存器（BAR）详解
weixin_39962285的博客
12-18 2033
基地址寄存器(BAR)在配置空间(Configuration Space)中的位置如下图所示：其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，通常1~3个BAR比较常见。主要注意的是，如果某个设备的BAR没有被全部使用，则对应的BAR应被硬件全被设置为0...
Pcie项目回顾（1）
m0_73597622的博客
07-14 1015
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准。Pcie属于高速串行端对端双通道高带宽传输（如需扩展要借助Switch），且支持全双工通信；Pcie采用Serdes接口以差分串行信号线（TXn/p RXn/p）进行通信；Pcie拥有更少的I/O引脚数和更小的物理尺寸；
十四、系统扩容——数据库分库分表示例
流楚丶格念的博客
08-30 446
本地事务：事务仅限于单个数据库连接，适用于简单场景，如单表操作或同一数据源的多表操作，性能较高，但不支持跨数据库的事务操作。XA 分布式事务：通过引入分布式事务协调器，实现跨数据库的事务管理，保证分布式环境下的数据一致性，但相对性能较低，适用于对一致性要求高的场景。本地事务适合单库或单表操作，配置简单，性能高，但在分库分表场景下，不能保证全局一致性。XA 分布式事务通过协调器实现跨库事务管理，保证数据一致性，适用于复杂业务场景，但引入了一定的性能开销。
python pcie通信_PCIe总线（协议简述）
weixin_36119965的博客
02-19 1812
1. PCIe基础知识PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。与大多数总线一样，PCIe总线也包括电气属性和协议组成两部分。完整地了解PCIe是相对复杂的，所以从应用角度来讲，我先从基本的协议...
PCIE XDMA
最新发布
baidu_34971492的博客
09-29 68
如果选中该参数，那么根据选中的 PFx 数量，在 IP 顶层边界处会显示 PCIe ID 端 口 ： cfg_vend_id 、 cfg_subsys_vend_id 、cfg_dev_id_pf* 、cfg_rev_id_pf* 和cfg_subsys_id_pf*，并可供用户逻辑驱动。PCIe to AXI Translation：PCIe 到 AXI 的地址转换，此处设为 0x40000000，需要与的修改地址映射中的 M_AXI_LITE 处地址相同；通常，该值与供应商 ID 相同。
PDSCH type0/type1
amcle的博客
05-11 2226
出处：https://blog.csdn.net/guet208/article/details/107025425/（具体内容可查看） 频域type0/type1和时域typeA/typeB/ 1）Type0与Type1区别 type 0指示的资源位置既可以是集中连续的，又可以是根据信道需要灵活分散的；而type 1是在频域RB上集中连续分配的。 NR中，可分配的频域资源由当前载波激活的BWP决定，并不占用整个载波的系统带宽，且经常需要跳频，因此，需要设置type0，易于指示使用的B...
PCIe基础
Eddy的博客
03-28 1242
PCI Express，简称PCI-E，官方简称PCIe，是计算机总线的一个重要分支，它沿用既有的PCI编程概念及信号标准，并且构建了更加高速的串行通信系统标准。目前这一标准由PCI-SIG组织制定和维护。
PCIe总线-配置空间介绍（三）
非专业业余程序员
04-21 3819
配置空间是PCIe设备/桥的标识符，其保存了设备/桥的信息。主机在枚举设备/桥的时候需要先访问配置空间，获取设备厂家、型号、类型、所需资源等信息，然后再分配资源，最后才能访问PCIe设备的存储或IO地址空间。PCIe总线规定了三种类型的配置空间，分别是PCIe Agent设备使用的配置空间、PCIe桥使用的配置空间和Cardbus桥片使用的配置空间，本节只介绍前两种。
pcie 总线
weixin_48006170的博客
03-04 9458
pcie 简介 pcie 是一种总线，为什么引入它？ 我们需要从cpu对外设的访问方式说起。 我们的软件要实现外设功能，最基本的就是 CPU与外设之间的IO （读写寄存器）操作。 CPU 与外设之间通过数据线，地址线来进行交互，通过地址线指定要访问的寄存器地址，数据线来发送或接受数据。 下图是imx6ull 的片上外设控制器地址表（从0x0000_0000~ 0x8000_0000），可以看到不同的外设控制器各自有自己的地址段。 当cpu想要读写这些外设控制器的寄存器时只要根据它们的地址就可以直接读写，这些
PCIE总线理解笔记
热门推荐
qq_42254853的博客
10-24 2万+
基本介绍 PCI的EP和RC分别对应从模式和主模式，普通的PCI RC主模式可以用于连接PCI-E以太网芯片或PCI-E的硬盘等外设。RC模式使用外设一般都有LINUX 驱动程序，安装好驱动基本都能正常使用。但是对于SOC芯片本身能做EP有能做RC 两者如何互相通信可能就需要对PCIE的使用和基本原理有所了解才能较好的使用。 先了解几个定义： TLP TLP（Transaction Layer Packet）据包的描述被定义为事务层数据包 (TLP)，它与 ​​PCIe 的最上层有关。数据链路层负责
uefi遍历pcie设备
fell_sky的博客
06-16 1082
uefi 在bds中对某些设备进行操作
PCI/PCIE 配置空间导读（1）
yijingjijng的博客
08-29 1万+
PCI/PCIE配置空间按照寄存器的范围可以划分为两大部分。 1、PCI ConfigurationSpace 在PCI规范中，这部分的寄存器范围是从偏移量[0-255]，共256字节。 PCI Configuration Space的寄存器，又可细分为以下两种类型， 1、PCI ConfigurationSpace Header： PCI ConfigurationSpace Head
pcie type0
09-14
PCIe Type 0 refers to the initial version of the Peripheral Component Interconnect Express (PCIe) specification. PCIe is a high-speed serial computer expansion bus standard used for connecting various...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值