PLL实现流水灯

最新推荐文章于 2023-12-01 17:16:24 发布
最新推荐文章于 2023-12-01 17:16:24 发布
阅读量220 收藏
点赞数
分类专栏： fpga 文章标签： c语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44841317/article/details/120240942
版权

modelsim 仿真脚本，注意需要添加PLL仿真IP库

#vlog # 编译
#vlib # 建立一个新的工作库/逻辑库
#vmap # 映射逻辑库名到制定的目录
#add wave # 将信号加入波形
#run # 执行仿真（默认执行100ns，-all 执行到结束）
#quit # 退出仿真
vlib work
vmap work work

#library
#vlog  -work work ../../library/artix7/*.v

#IP
#vlog  -work work ../../../source_code/ROM_IP/rom_controller.v
vlog  -work work ../vivado_project/project_1/project_1.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0_sim_netlist.v

#SourceCode
vlog  -work work ../design/*.v


#Testbench
vlog  -work work sim_tb_top.v 

vsim -voptargs=+acc -L unisims_ver -L unisim -L work -Lf unisims_ver work.glbl work.sim_tb_top
#vsim -voptargs=+acc work.sim_tb_top

#Add signal into wave window
do wave.do

#run -all

vivado 与 modelsim联合仿真
Somnus_z的博客
02-28 1293
找到modelsim的安装途径，一般是在C盘里面，我的电脑里面的名字：Modeltech_pe_edu_10.4a（学生版），在里面新建一个文件夹：vivado2019_lib（含有win32的那个文件夹） 不同版本的Modelsim名字会有一些不同 新建一个工程之后在tools里面选择compile simulation libraries 编译完成之后再打开vivado2019_lib就会...
modelsim仿真环境的搭建
学而不思则罔，思而不学则殆
10-06 2814
相对gui图形界面的操作，脚本执行更方便。注意，如果有include语句。那么就增加+incdir+路径。vlog -work work -vopt +incdir+D:/tools/perl/perl-study/verilog/embedded_risc/trunk/Verilog \ D:/to
ISE,modelsim环境变量设置
润泽海色的博客
08-22 6939
vi  .bashrc source /opt/Xilinx/12.1/ISE_DS/ISE/settings32.sh source /opt/Xilinx/12.1/ISE_DS/EDK/settings32.sh source /opt/Xilinx/12.1/ISE_DS/common/settings32.sh source /opt/Xilinx/12.1/ISE_DS/P
modelsim10.4环境变量的设置
weixin_30768175的博客
09-28 3616
在用户变量中设置，注意路径还要包括license.txt 点击高级属性设置 点击环境变量 在用户变量一件名为：MGLS_LICENSE_FILE的变量 点击确定 转载于:https://www.cnblogs.com/cstdio1/p/11602014.html...
modelsim环境变量调试文件
08-10
可以自动改变环境变量，请看附件里的文件，包括4个工具
Verilog FPGA实现流水灯控制详解与PLL设计
这篇文章深入介绍了如何使用Verilog语言在FPGA上实现流水灯控制，包括PLL锁相环的设计与配置，以及如何通过Vivado工具将这些模块整合到实际项目中。这对于理解和实践FPGA硬件设计尤其有益，特别是在处理时钟同步和...
UART时间和流水灯-韩笑.pdf
11-18
在本文中，我们将详细介绍UART的工作原理、发送与接收机制，以及在FPGA开发板上实现UART时间和流水灯模块的设计和实现。 一、UART工作原理 UART是一种异步串行通信协议，使用异步通信方式传输数据。UART的工作原理...
将流水灯控制码写入X5045并读出送P1口显示-综合文档
05-23
综上所述，实现“将流水灯控制码写入X5045并读出送P1口显示”涉及到的知识点包括：流水灯的工作原理、X5045芯片的特性及SPI通信、微控制器的并行接口（如P1口）、SPI通信协议以及控制码的生成和读取。通过理解和掌握...
FPGA实现流水灯频率调控教程
标签"流水灯"暗示了项目的具体应用场景，即通过编程实现流水灯效果，这通常涉及到位移寄存器的概念，以及如何利用计数器产生时间延迟来控制LED灯的顺序点亮。而"频率控制"则表明项目的核心功能之一是调整LED灯的闪烁...
FPGA流水灯的实现
10-26
用Quartus写的流水灯程序，是整个工程，解压后可直接使用。
Modelsim仿真步骤
qq_40039676的博客
11-03 7233
1、新建文件夹：modelsim_test，添加设计文件、testbench文件 2、打开Modlesim 10.1c 3、菜单栏：File—>Change Directory…—>选择新建的文件夹modelsim_test 4、菜单栏：Compile —> Compile…—>选中所有的设计文件、testbench—>Compile—>Yes—>Done 完成所有.V文件的编译 5、菜单栏：Simulation–>Start Simulation…—&
Nios学习笔记2——流水灯实验
weixin_30651273的博客
02-03 154
回到quartus，我们新建一个Verilog文件，将之前复制的代码粘贴进去，保存文件为led.v。为了后面的编译，需要将nioscpu的Quartus IP File(.qip)加入项目中，点击Assignments->Settings，在File中将nioscpu.qip加入，如下图所示，点击Add，再点击OK。 接下来，我们建立锁相环PLL，给Nios提供时钟。 单击Tools...
怎么在Vivado中切换和调用modelsim仿真
weixin_44441263的博客
08-06 1063
在Vivado直接仿真时我觉得图也挺好看的，就是有时候时间会花的要久一点，话不多说，直接进入正题。 一定注意版本的匹配关系！！！！！！！！！！！！！！！ 选择tools–Compile Simulation Librariesjin进入对话框，simulator选modelsim simulator，compiled library location选择新建的D:\Xilinx\Xlib，simulator executable path选择modelsim安装路径下的win64。注意compile xil
FPGA开发技巧备忘录——modelsim独立仿真vivado平台工程
gzy0506的博客
02-20 6097
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 FPGA开发技巧备忘录——modelsim独立仿真vivado平台工程前言modelsim vivado 支持版本modelsim 编译库及连接库modelsim仿真脚本某些个别IP找不到库文件怎么办 前言 如果只是纯的.v文件仿真那很容易操作，主要是涉及到IP核，那么就必须要对vivado的IP核的库文件进行编译和添加了，难点也在于此 modelsim vivado 支持版本 关于版本对应，目前使用的vivado2018.2对应的mod
轻松搭建FPGA开发环境：第一课——modelsim 安装与配置说明
最新发布
CHDAJ58的博客
12-01 2038
既要装这个软件，又要装那个软件，还要编译仿真库，网上的教程一大堆，不知道到底应该听谁的。双击桌面图标 ModelSim SE-64 10.5 启动 Modelsim 软件，若是能够正常开启软件，恭喜您，已经安装成功。笔者用几节课的时间，从头讲解FPGA开发的相关环境如何搭建，让大家都能轻松的搭建FPGA的开发环境，从而享受FPGA开发乐趣。在开始菜单中输入搜索“环境变量”，选择“设置”，点击搜索到的“编辑系统环境变量”。提示当前安装目录不存在，需要创建一个新目录，点击“是”,然后直接进入“下一步”。
FPGA流水灯设计
a1244717995的博客
10-14 2936
流水灯顶层设计 第一章 流水灯顶层设计框图 输入时钟信号clk_50m，输出4个字节的led_out信号(控制led灯点亮的信号)。 第二章 PLL锁相环 2.1 PLL锁相环 PLL（Phase Locked Loop）：具有时钟的倍频、分频、相位偏移、可编程占空比和外部时钟输出。 一般晶体振荡器由于工艺和成本原因达不到高频信号输出。高频电子线路中，需要外部信号与内部的振荡信号同步。一路输入时钟需要生成多路时钟信号。以上几种问题就需要通过PLL来实现。 同步时序电路的关键是系统时钟和复位时钟。 在pll
modelsim安装_Vivado和Modelsim联合仿真的各种问题
weixin_39528029的博客
11-20 704
1、版本问题，官网给了版本匹配，但是目前使用的Vivado2019.2匹配Modelsim 2019.2，但是2018.3也能和Modelsim 2019.2匹配，并进行仿真，只是在用modelsim编译Vivado 2018.3的库时，会有warning说，版本不匹配，要使用10.6c，但目前仿真貌似没问题；2、如果用Modelsim仿真时卡在analysis and compilation s...
Vivado和Modelsim联合仿真前准备
weixin_43822967的博客
05-19 1265
Vivado内自带的仿真器性能不是很好，所以在仿真的环节上使用Modelsim同Vivado进行联合仿真。我使用的是Vivado 2019.2 和Modelsim 10.7。 Vivado2019.2安装教程 Modelsim10.7安装教程 在安装完成以后需要将在Vivado内进行配置。 Vivado内配置 首先如图所示进入setting界面 在setting下找到第三方仿真器，如图所示添加Modelsim和Xilinx仿真库的路径。 其中Modelsim的路径是Modelsim的安装路径，即Mode
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值