问题1:
仿真栅压自举电路BST,查看Nyquist采样频谱如下:
(左图)为输出电压,右图为采样频谱。发现无论输入或者输出电压,无论加不加窗的频谱都是这样。从最基本的电路参数设置开始检查。时钟频率(采样频率)fs=1GHz,freq=Nin/Nfft*fs,其中Nin=57,Nfft=500。
问题解决: 采样点(量化间隔数目)通常应该是2的N次幂。因此将Nfft改为512即可。
问题2:
报错:Error* Error during netlisting of design for the point ID (0 1) 无法生成网表的问题
解决措施:原理图一层一层 Check&Save 即可。
问题3:
cadence工程文件被锁只能只读打开
解决措施:删除后缀是 *.cdslck 或者文件名中途有cdslck字样的锁文件。
问题4:
设置相干采样时注意不要欠采样
问题5:
报错:
*Error* Error during netlisting of design for the point ID (3 1).
("error" 3 t nil ("*Error* "))
*Error* Error during netlisting of design for the point ID (3 1).
("error" 3 t nil ("*Error* "))
ERROR (EXPLORER-5012): While netlisting run ExplorerRun.0, point 1, test
就是需要一层一层check&save,点击“File”——“make Editable”
问题6:
报错:
*Error* ("putprop" 0 t nil ("*Error* putprop: first arg must be either symbol, list, defstruct or user type" nil))
问题7: 复制setup state和test设置的一些操作区分
- “Create test copy”:可以复制test副本在同一个meastro内
- “Save Setup State”:和上面功能差不多,只能load进同一个meastro
- “import”:可以load任意Library的仿真设置,很方便(而且可以import多个),再也不用自己照着输了。
问题8: 无法生成网表
Virtuoso报错如下:
解决方法:重新生成网表
可以看见问题详情
问题9:
解决方法:有可能是变量设置的问题:para是finger数的变量,但是仿真设置的是1u。更改后成功。
问题10: fft结果很差
问题11:
Calibre后仿结果和前仿相差太大。没有出现error但是结果明显不正确。解决方法:肯定是功能出现了问题。从top层开始排查问题
问题12:
schametic总是报错“vss!”,点击快捷键“g“查看具体问题
解决方案:因为这个testbench含有symbol,但是没错。于是在另一个含有相同symbol的testbench中发现了问题:testbench不能有pin。
问题13:
stb仿真没有结果,总是报错。
解决方法:
修改之后可以成功仿真
问题14:
Spectre抽参数跑出错误波形,很可能是schematic_schematic的端口和网表端口没有对应上。不要直接copy其他的schematic_schematic,每次的schematic_schematic一定要亲自打label检查
问题15:
写公式不能手打名字,一定要在caculator中选取
D<>为抽取后的,没法重建,需要选DOHF,DOHF是全部对齐后的,可以用来进行整个ADC的重建
但如果每一级进行重建,
MDAC1的余量和S1A同周期输出(即对齐),MDAC2的余量和S2A、S1A2对齐,MDAC3的余量和S3A、S2A1,S1A2对齐。重建时选取的数据必须都对齐才行。
- 注意:导出一定要选取放大相位,至少在10ns之后,不要在最开始。
问题16: 跑不出波形
①出现“Error putprop: first arg must be either symbol, list, defstruct or user type”的错误,如下。有波形的小图标,但是画不出来
解决方法:可能是端口或者服务器的问题。试着重开一个端口、换个服务器、重开virtuoso等等。
②右击View Results没结果
原因如下:改了个名字
解决方法:
从Results Browser打开,
问题17: 蒙特卡洛仿真
跑蒙特卡洛的时候出现“the subckt xxx is being redefined"重复定义的问题。是因为在model libraries里面同时勾选了top层网表文件和子级网表文件。
解决方法:去掉top光选子级,或者选top去掉子级。
也可以在corner setup里面设置MC
其他可以在这里设置
这里备注一下,跑MC主要看正态分布的histogram,以及平均值和方差,方差越小越好。波形图就点击需要的一个点的vout即可,右键“plot all”,可以画出一族曲线。注意 上面要勾选“save waveforms”。
问题18: Analoglib中的delay模块和delayline
利用delay和delayline模块仿真均出现问题
delay:输入差分信号信号,输出一段为地
delayline:为什么发生震荡
将输入的一端设为地之后恢复正常。那么我目前没有找出单个delay模块对差分信号进行delay出现共模偏移的原因。所以可以对差分信号各使用一个delay模块试试。
问题19: 报错如下,跑不了仿真
ERROR (ASSEMBLER-1709): There are no simulations to run.
ERROR (ASSEMBLER-1764): Cannot run submit point because some variables or parameters in the submit point and the active setup are different.
In the Single Run, Sweeps and Corners run options form, click the Specify Point(s) button to synchronize the submit point with the active setup, then re-run the simulation.
ERROR (ASSEMBLER-1709): There are no simulations to run.
解决方案:
问题20: 出现如下错误就说明库没加全
问题21: 跑完仿真后点击“plot”—“main form”显示“there is currently no analysis data found or selected”。
目前还没有找到解决方法,重跑一遍就好了。
问题22: 关于calculator格式和计算问题
Cadence的calculator中输入以下ADC重建公式时,报错如图:显示语法错误
2^11*VT("/DOHF<1>")+2^10*VT("/DOHF<2>")+2^9*VT("/DOHF<3>")+2^9*VT("/DOHF<4>")+2^8*VT("/DOHF<5>")+2^7*VT("/DOHF<6>")+2^7*VT("/DOHF<7>")+2^6*VT("/DOHF<8>")+2^5*VT("/DOHF<9>")+2^5*VT("/DOHF<10>")+2^4*VT("/DOHF<11>")+2^3*VT("/DOHF<12>")+2^2*VT("/DOHF<13>")+2^1*VT("/DOHF<14>")+2^0*VT("/DOHF<15>")
可以一点一点检查,先输入2^11,发现语法正确,但是值错误:2^11当成11-2计算了。
可以直接输入算出的值2048或者使用2**11
再输入第一项2**11*VT(“/DOHF<1>”),发现语法错误,改第一项即可。最终发现是(2**11)要加括号。以后公示语法出错也要一点一点检查。正确公式如下:
(((2048 * VT("/DOHF<1>")) + (1024 * VT("/DOHF<2>")) + (512 * VT("/DOHF<3>")) + (512 * VT("/DOHF<4>")) + (256 * VT("/DOHF<5>")) + (128 * VT("/DOHF<6>")) + (128 * VT("/DOHF<7>")) + (64 * VT("/DOHF<8>")) + (32 * VT("/DOHF<9>")) + (32 * VT("/DOHF<10>")) + (16 * VT("/DOHF<11>")) + (8 * VT("/DOHF<12>")) + (4 * VT("/DOHF<13>")) + (2 * VT("/DOHF<14>")) + (1 * VT("/DOHF<15>"))) / 4096)
或者
(2**11)*VT("/DOHF<1>")+...
最终重建+归一化的正确结果:重建波形应该和正弦波差不多的。
问题23:
ERROR (SFE-3): "/net/dellr730a/export/tsmc2021/T28HPC+/.../tsmcN28/../models/spectre/./crn28hpcp_lct_2d5_elk_v1d0_2p1.scs" 93395: The subckt `nch_hia_mac' is being redefined. Previously, it was defined in line 93395 of /net/dellr730a/export/tsmc2021/T28HPC+/.../tsmcN28/../models/spectre/./crn28hpcp_lct_2d5_elk_v1d0_2p1.scs'. Remove or rename either definition.
ADE L不能跑多个工艺角