总线控制学习笔记

总线判优控制

1.基本概念

  • 主设备(模块) 对总线有控制权
  • 从设备(模块) 响应从主设备发来的总线命令
  • 总线判优控制:
    集中式:链式查询,计数器定时查询,独立请求方式
    分布式

2.链式查询方式

在这里插入图片描述

3.计数器定时查询方式

在这里插入图片描述

4.独立请求方式

在这里插入图片描述

总线通信控制

1.目的 解决通信双方协调配合问题

2.总线传输周期

  • 申请分配阶段 主模块申请,总线仲裁解决
  • 寻址阶段 主模块向从模块给出地址和命令
  • 传数阶段 主模块和从模块交换数据
  • 结束阶段 主模块撤销有关消息

3.总线通信的四种方式

  • 同步通信 由统一时标控制数据传输
  • 异步通信 采用应答方式,没有公共时钟标准
  • 半同步通信 同步,异步结合
  • 分离式通信 充分挖掘系统总线每一瞬间的能力

(1)同步式数据输入

在这里插入图片描述
在这里插入图片描述
(2)同步式数据输出

在这里插入图片描述
在这里插入图片描述

(3)异步通信

在这里插入图片描述

(4)半同步通信(同步,异步结合)

  • 同步
    发送方:用系统时钟前沿发信号
    接收方:用系统时钟后沿判断,识别
  • 异步
    允许不同速度的模块和谐工作
    增加一条“等待”响应信号在这里插入图片描述

以输入数据为例的半同步通信时序
T1 主模块发送地址
T2 主模块发送命令

Tw 当在这里插入图片描述为低电平,等待一个T

T3 从模块提供数据
T4 从模块撤销数据,主模块撤销命令

在这里插入图片描述
在这里插入图片描述

(5)分离式通信
充分挖掘系统总线每个瞬间的潜力
一个总线传输周期

  • 子周期1

主模块申请占用总线,使用完后,即放弃总线的使用权

  • 子周期2

从模块申请占用总线,将各种信息送至总线上

特点:

  1. 各个模块有权申请占用总线
  2. 采用同步方式通信,不等对方回答
  3. 各模块准备数据时,不占用总线
  4. 总线被占用时,无空闲
倾情奉献,完全可以照抄。实验一 运算器实验实验二 移位运算实验实验三 存储器读写和总线控制实验附加实验 总线控制实验实验五 微程序设计实验 一、实验目的: 1. 掌握运算器的组成及工作原理; 2. 了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程; 3. 验证带进位控制的74LS181的功能。 二、预习要求: 1. 复习本次实验所用的各种数字集成电路的性能及工作原理; 2. 预习实验步骤,了解实验中要求的注意之处。 三、实验设备: EL-JY-II型计算机组成原理实验系统一套,排线若干。 ... ... ... 八、行为结果及分析: 实验数据记录如下表: DR1 DR2 S3S2S1S0 M=0(算术运算) M=1 Cn=1无进位 Cn=0有进位 (逻辑运算) 理论值 实验值 理论值 实验值 理论值 实验值 04H 06H 0 0 0 0 F=(04) F=(04) F=(05) F=(05) F=(05) F=(05) 04H 06H 0 0 0 1 F=(0A) F=(0A) F=(0B) F=(0B) F=(FC) F=(FC) 04H 06H 0 0 1 0 F=(FD) F=(FD) F=(FE) F=(FE) F=(00) F=(00) 04H 06H 0 0 1 1 F=(FF) F=(FF) F=(00) F=(00) F=(FD) F=(FD) 04H 06H 0 1 0 0 F=(04) F=(04) F=(05) F=(05) F=(F9) F=(F9) 04H 06H 0 1 0 1 F=(0A) F=(0A) F=(0B) F=(0B) F=(F9) F=(F9) 04H 06H 0 1 1 0 F=(FD) F=(FD) F=(FE) F=(FE) F=(FD) F=(FD) 04H 06H 0 1 1 1 F=(FF) F=(FF) F=(00) F=(00) F=(00) F=(00) 经过比较可知实验值与理论值完全一致。 此次实验的线路图的连接不是很难,关键是要搞清楚运算器的原理,不能只是盲目的去连线。在线路连接完成后,就按照要求置数,然后查看结果,与理论值比较。如果没有错误就说明前面的实验中没有出现问题;否则,就要重新对照原理图检查实验,找出错误,重新验证读数。 九、设计心得、体会: 这次课程设计我获益良多,平时我们能见到的都是计算机的外部结构,在计算机组成原理的学习中,逐步对计算机的内部结构有了一些了解,但始终都停留在理论阶段。而在本次实验,让我们自己设计8位运算器并验证验证运算器功能发生器(74LS181)的组合功能,让我对运算器的内部结构有了更深的了解,并且对计算机组成原理也有了更深层次的理解,同时这次课程设计还锻炼了我的实验动手能力,也培养了我的认真负责的科学态度。 这次课程设计要求连线仔细认真,不能有半点错误,在刚做这个实验的时候,我就由于粗心没有正确的设置手动开关SW-B和ALU-B,导致存入的数据不正确。 我在连线过程中也自己总结出了避免出错的方法,就是在接线图上将已经连接好的部分作上记号,连接完后再检查一遍各个分区的条数是否和实验接线图上的一样,如果一样就可以进行下面的实验步骤,就算出错了,改起来也容易多了。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值