都给我的博客

AHB 系统总线 （Advanced High-performance Bus） AXI 接口规范 （Advanced eXtensible Interface） AHB 一般作为高性能系统的骨干总线，用 来连接高时钟频率和高吞吐量的系统设 备，如 CPU 、片上存储器、DMA 和 DSP 等，AHB 总线适合于嵌入式处理器与高性 能外围设备、片内存储器及接口功能单 元的连接。它支持多总线主设备、多总 线从设备，提供高带宽工作 AXI 是新一代 AMBA 接口，它面向更高性 能、更高时钟频率的系统设计，增添了 许多新特性使得它可以支持高速深亚 微米互连。 AHB 的主要特性： 支持多个总线主设备 地址/数据分离的流水式操作 固定长/不定长猝发（burst）传送 分裂（split）事务处理协议 多路复用（非三态）互连方案 AXI 协议的主要特征： 地址／控制段与数据段分离 读数据通道和写数据通道分离 容易插入寄存器片以确保时序收敛 支持基于猝发的事务处理，只需发出起 始地址 能够发出多个没完成（outstanding） 的事务 支持乱序事务处理 通过采用字节选通支持非对齐的

AMBA总线协议总览 AMBA（Advanced Microcontroller Bus Architecture）总线协议是一种面向高性能嵌入式微控制器设计的片上联接标准。 AMBA总线（截至AMBA2.0）确定了三种总线标准： AHB：（Advanced High-performance Bus） ASB：（Advanced System Bus） APB：（Advanced Peripheral Bus） 其中， AHB总线面向高性能、高时钟频率的系统模块。AHB通常作为高性能系统的主要总线，上面主要挂载处理器、片上存储器和片外具有低功耗外设宏单元接口的存储器；AHB还通过综合和自动化测试技术确保其在设计flow中的高效使用。 ASB总线面向高性能系统模块，在某些并不需要AHB那么高速度的场合，作为AHB的替代品来出现。 APB总线面向低功耗外设，其设计用于外设最小化功耗和减小外设复杂性，其可以与AHB或这ASB总线中任意一个系统总线连接 2、基于AMBA的微控制器 基于AMBA的微控制器通常包含一个高性能的系统主总线（system backbone bus

STM32有两种编程方式，一种是用寄存器的方式，另一种是库函数的方式。对于初学者而言，可能后者较容易上手。 学从难处学，用从易处用。学习阶段，能学多深就尽量学多深，这样基础会打得比较牢。 不只是为了学STM32而学STM32，我们的目标是：学完STM32，换另一款芯片也能很快上手。基础有多牢固，换另一款芯片上手就有多快。 现在STM32有好几种库函数，也有一些辅助工具如STM32CubeMX这种工具，这种是让熟手用的，新手就先暂时先别去碰这种了，因为这些工具给我们屏蔽了太多东西了，不利于我们的学习。

1. 放大器定义、分类和选择使用 1.1. 放大器定义 电学中能够实现信号、功率放大的器件，称为放大器，英文为 Amplifier。 以放大器为核心，能够实现放大功能的电路组合，称为放大电路。 在很多情况下，放大器和放大电路被混淆。严格说，放大器是一个器件，device，比 如一个 3 管脚的晶体管或者一个 8 管脚的运算放大器，这都是放大器。而放大电路是这些 器件加上电阻电容、线路板或者导线焊接到一块儿的，是一个组合。 虽然我能够分清这些，但有时我也乱用。其实，大可不必为此纠结，你愿意怎么叫就 怎么叫吧。多数人分不清楚的东西，你分那么清楚干什么啊？ 1.2. 放大器的全家谱 全部放大器被分为三种：晶体管放大器、运算放大器和功能放大器。 除此之外，世上还存在电子管放大器，只在特殊领域比如高级音响中使用。这个我不 懂，从我读书时，就没有见过这古老的家伙了。 晶体管 晶体管分为两类：双极型晶体管（Bipolar Junction Transistor-BJT ，分为 NPN 型、 PNP 型）、单极型晶体管（也称场效应管，Field Effect Transistor-FET）。其中场效应

AM64x DDR Board Design and Layout Guidelines The goal of this document is to describe how to make the AM64x DDR system implementation straightforward for all designers. The requirements have been distilled down to a set of layout and routing rules that allow designers to successfully implement a robust design for the topologies TI supports

内存接口电气验证和调试:DDRA 和 DDR-LP4 产品技术资料 主要功能 测试范围：DDRA 和 DDR-LP4 内存验证测试解决方案为 支持多个内存标准（包括 DDR4 和 LPDDR4）的最全面 DDR 解决方案。用户可以通过自定义极限编程来配置自 定义数据速率以执行 JEDEC 规范范围之外的测试和验 证。 自动配置向导：轻松设置测试配置，以执行电气验证。 自动读写突发隔离：泰克提供独有的高级搜索和标记 (ASM) 功能来帮助自动隔离内存读写突发。ASM 根据 DQ 和 DQS 之间的相位关系自动标记内存读写。此功能允许 用户在长纪录长度上进行 JEDEC 测量。DDRA 也提供其 他突发隔离方法，例如使用命令信号、前置码型匹配 (LPDDR4/4X) 方法。 多队列内存测试：DDRA/DDR-LP4 中集成的可视触发允 许用户针对关心的事件，迅速设置可视触发定义，并使用 这个定义选择 DDRA/DDR-LP4 执行的测量。 反嵌：迅速选择及应用来自 DDRA/DDR-LP4 内部的反嵌 滤波器，反嵌插补器和探头效应，准确地表示信号。 灵活地选择测试：选择内存规范和速度等级，